본문 바로가기

류근장 (Keun-Jang Ryoo)

소속기관
대한전자공학회
소속부서
-
직급
-
ORCID
-
연구경력
-

주요 연구분야

  • 공학 > 전자/정보통신공학
  • 공학 > 컴퓨터학

저자의 연구 키워드

저자가 작성한 논문들의 주요 키워드입니다.

저자의 연구 키워드
-

저자의 논문 현황

연도별 상세보기를 클릭하시면 연도별 이용수·피인용수 상세 현황을 확인하실 수 있습니다.
피인용수는 저자의 논문이 DBpia 내 인용된 횟수이며, 실제 인용된 횟수보다 적을 수 있습니다.
  • 논문수22
  • 발행기간1992 ~ 1999
  • 이용수153
  • 피인용수0

논문제목를 인용한 논문목록입니다.

  • 피인용 논문 제목
    • 피인용 논문 저자
게시판 목록
논문명 저널명 발행연도 이용수 피인용수
대역확산 시스템용 병렬 상관기를 위한 저 전력 누적기 설계 ( Design of a Low Power Consumption Accumulator for Parallel Correlators in Spread Spectrum Systems ) 전자공학회논문지-C 1999 12 0
내장 자체 테스트를 위한 프로그래머블 공간 응답 압축기 설계 대한전자공학회 학술대회 1996 0 0
내장 자체 테스트를 위한 프로그래머블 공간 응답 압축기 설계 ( The Design Technique Or Programmable Space Response Compactors for BIST ) 대한전자공학회 학술대회 1996 0 0
단일 입력 변환을 이용한 가중화 랜덤 로버스트 지연 테스트 생성기 ( A Weighted Random Robust Delay Test Generator Using the Single Input Change ) 대한전자공학회 학술대회 1996 0 0
전류 테스팅 기법을 이용한 CMOS회로의 고장 검출 및 위치 결정 ( Fault Detection and Location of CMOS circuits using Current Testing Techniques ) 대한전자공학회 학술대회 1995 0 0
전류 테스팅 기법을 이용한 CMOS 회로의 고장 검출 및 위치 결정 대한전자공학회 학술대회 1995 0 0
BiCMOS 회로의 게이트 레벨 회로 변환을 이용한 Stuck-Open 고장 검출 대한전자공학회 학술대회 1995 0 0
조합 논리 회로의 경로 지연고장 검출을 위한 효율적인 가중화 임의 패턴 생성 방법 ( An Efficient Weighted Random Pattern Generation Method for Detection of a Path Delay Fault in a Combinational Logic Circuits ) 대한전자공학회 학술대회 1995 2 0
완전탐색 블럭정합 알고리듬을 이용한 움직임 추정기의 VLSI 설계 및 구현 ( Design and Implementation of Motion Estimation VLSI Processor using Block Matching Algorithm ) 전자공학회논문지-B 1994 7 0
완전 비트 순차 구조에 근거한 2 차원 DCT / IDCT VLSI 구현 ( Implementation of 2 - D DCT/IDCT VLSI based on Fully Bit - Serial Architecture ) 전자공학회논문지-A 1994 17 0
임계경로 추적을 이용한 VLSI회로의 지연 테스트 생성 알고리듬 ( A Delay Test Generation Algorithm for VLSI Circuits using the Critical Path Tracing ) 대한전자공학회 학술대회 1993 2 0
경로대수를 이용한 CMOS 회로의 혼합레벨 테스트 생성 대한전자공학회 학술대회 1993 1 0
경로대수를 이용한 CMOS 회로의 혼합레벨 테스트 생성 ( Mixed-level Test Generation for CMOS Circuits using Path Algebra ) 대한전자공학회 학술대회 1993 0 0
임계경로 추적을 이용한 VLSI회로의 지연 테스트 생성 알고리듬 대한전자공학회 학술대회 1993 0 0
BiCMOS를 이용한 효율적인 고속 전가산기 설계 한국정보과학회 학술발표논문집 1993 37 0
Boundary 스캔 구조를 이용한 효율적인 지연테스트기법 설계 한국정보과학회 학술발표논문집 1993 20 0
경로지연고장의 효율적인 동시성 고장시뮬레이션 한국정보과학회 학술발표논문집 1993 16 0
1-out-of-n 코드의 CMOS 완전자체검증 검사기 설계 대한전자공학회 학술대회 1993 1 0
1-out-of-n 코드의 CMOS 완전자체검증 검사기 설계 ( Design of CMOS Totally Self-Checking Checkers for 1-out-of-n Codes ) 대한전자공학회 학술대회 1993 0 0
테스트 스케줄링을 이용한 VLSI 회로의 스캔 테스터블 설계 한국정보과학회 학술발표논문집 1993 19 0
더보기