본문 바로가기

유영욱 (Young-Uk Yu)

소속기관
대한전자공학회
소속부서
-
직급
-
ORCID
-
연구경력
-

주요 연구분야

  • 공학 > 전자/정보통신공학
  • 공학 > 컴퓨터학

저자의 연구 키워드

저자가 작성한 논문들의 주요 키워드입니다.

저자의 연구 키워드
-

저자의 논문 현황

연도별 상세보기를 클릭하시면 연도별 이용수·피인용수 상세 현황을 확인하실 수 있습니다.
피인용수는 저자의 논문이 DBpia 내 인용된 횟수이며, 실제 인용된 횟수보다 적을 수 있습니다.
  • 논문수69
  • 발행기간1979 ~ 1998
  • 이용수446
  • 피인용수0

논문제목를 인용한 논문목록입니다.

  • 피인용 논문 제목
    • 피인용 논문 저자
게시판 목록
논문명 저널명 발행연도 이용수 피인용수
System IC 기술 동향 전자공학회지 1998 13 0
CAD 업체의 CAD 개발 로드맵 전자공학회지 1997 15 0
FPGA를 이용한 실시간 로직 에뮬레이션 시스템의 설계 및 응용 정보과학회논문지(A) 1997 23 0
디지탈 이동통신용 DSP 칩을 위한 동기식 직렬 인터페이스 설계 및 구현 ( Design and Implementation of a Synchronous Serial Interface on a DSP Chip for Digital Cellular ) 전자공학회논문지-A 1996 19 0
ASIC 기법에 의한 범용 16-bit DSP 설계 대한전자공학회 학술대회 1996 4 0
Windows 95에서의 VHDL Simulator 및 Synthesizer 개발 대한전자공학회 학술대회 1996 2 0
( 주 ) 서두로직의 현황 CAD 및 VLSI 설계연구회지 1996 27 0
실리콘 문화 96 CAD 및 VLSI 설계연구회지 1996 16 0
ASIC 기법에 의한 범용 16-bit DSP 설계 ( A Programmable 16-bit DSP with ASIC Design Methodology ) 대한전자공학회 토론회 1996 14 0
Windows 95에서의 VHDL Simulator 및 Synthesizer 개발 대한전자공학회 토론회 1996 4 0
MyCAD(MyLogic Station)를 이용한 시계 및 계수회로 설계 실습 및 FPGA 실험 대한전자공학회 학술대회 1995 12 0
PC/Windows에서 VHDL 설계환경 대한전자공학회 학술대회 1995 3 0
MyCAD ( MyLogic Station ) 를 이용한 시계 및 계수회로 설계 실습 및 FPGA 실현 대한전자공학회 토론회 1995 34 0
PC / Windows에서 VHDL 설계환경 대한전자공학회 토론회 1995 6 0
주문형 반도체 설계기술 전자공학회지 1994 14 0
VHDL을 이용한 RISC 8-Bit Microprocessor 설계 및 FPGA 실현/응용 대한전자공학회 학술대회 1994 9 0
CAD 데이타베이스를 위한 버젼 관리 시스템의 설계 및 구현 (구)정보과학회논문지 1994 31 0
[特輯]ECAD의 현황과 전망 정보과학회지 1990 9 0
시간 및 공간복잡도가 개선된 VLSI설계규칙 검증 알고리듬 ( A Time and Space Efficient Algorithm for VLSI Geometrical Rule Checkjng ) 전자공학회논문지 1989 11 0
LOSIM : VLSI의 설계검증을 위한 논리 시뮬레이션 프로그램 ( LOSIM : Logic Simulation Program for VLSI ) 전자공학회논문지 1989 5 0
더보기