본문 바로가기

허용민 (Yong-Min Hur)

소속기관
동서울대학
소속부서
디지털전자과
직급
-
ORCID
-
연구경력
-

주요 연구분야

  • 공학 > 전기/제어계측공학
  • 공학 > 전자/정보통신공학

저자의 연구 키워드

저자가 작성한 논문들의 주요 키워드입니다.

저자의 연구 키워드
#Access Control
#Bus-invert coding
#compression
#fail-over
#Firewall
#Link aggregation
#low power
#Run-length code
#scan testing

저자의 논문 현황

연도별 상세보기를 클릭하시면 연도별 이용수·피인용수 상세 현황을 확인하실 수 있습니다.
피인용수는 저자의 논문이 DBpia 내 인용된 횟수이며, 실제 인용된 횟수보다 적을 수 있습니다.
  • 논문수46
  • 발행기간1988 ~ 2011
  • 이용수489
  • 피인용수0

논문제목를 인용한 논문목록입니다.

  • 피인용 논문 제목
    • 피인용 논문 저자
게시판 목록
논문명 저널명 발행연도 이용수 피인용수
네트워크 보안 기능을 갖는 패킷처리 기반의 링크 통합 장비 설계 전기학회논문지 P 2011 59 0
Packet processing 기반의 네트워크 보안과 Multi-pair link aggregation 대한전기학회 학술대회 논문집 2010 24 0
HDMI(High-Definition Multimedia Interface) 인증절차 및 시험결과 대한전자공학회 학술대회 2010 196 0
HDMI(High-Definition Multimedia Interface) 인증절차 및 시험결과 대한전자공학회 학술대회 2010 40 0
Reduction of Test Data and Power in Scan Testing for Digital Circuits using the Code-based Technique 전자공학회논문지-IE 2008 29 0
테스트 데이터와 전력소비 단축을 위한 저비용 SOC 테스트 기법 전자공학회논문지-SD 2004 31 0
ATM 기반 기지국 제어기에서 저속 가입자 인터페이스 구현 대한전자공학회 학술대회 1998 0 0
ATM 기반 기지국 제어기에서 저속 가입자 인터페이스 구현 ( Implementation of Low-Speed Subscriber Interface in BSC ( Base Station Controller ) Based on ATM ) 대한전자공학회 학술대회 1998 0 0
Hamming Distance를 고려한 경로 지연 고장의 Built-In Self-Testing 기법 ( Built-In Self-Testing Techniques for Path Delay Faults Considering Hamming Distance ) 대한전자공학회 학술대회 1998 0 0
Hamming Distance를 고려한 경로 지연 고장의 Built-In Self-Testing 기법 대한전자공학회 학술대회 1998 0 0
테스트 용이도를 이용한 조합 회로의 효율적인 로보스트 경로 지연 고장 테스트 생성 ( Efficient Robust Path Delay Fault Test Generation for Combinational Circuits Using the Testability Measure ) 전자공학회논문지-A 1996 19 0
조합 논리 회로의 경로 지연 고장 검출을 위한 가중화 임의 패턴 테스트 기법 ( A Weighted Random Pattern Testing Technique for Path Delay Fault Detection in Combinational Logic Circuits ) 전자공학회논문지-A 1995 15 0
전류 테스팅 기법을 이용한 CMOS 회로의 고장 검출 및 위치 결정 대한전자공학회 학술대회 1995 0 0
BiCMOS 회로의 게이트 레벨 회로 변환을 이용한 Stuck-Open 고장 검출 대한전자공학회 학술대회 1995 0 0
조합 논리 회로의 경로 지연고장 검출을 위한 효율적인 가중화 임의 패턴 생성 방법 ( An Efficient Weighted Random Pattern Generation Method for Detection of a Path Delay Fault in a Combinational Logic Circuits ) 대한전자공학회 학술대회 1995 2 0
경계 주사 아키텍처를 이용한 지연 고장 테스트 기법 ( Delay Fault Testing Techniques Using Boundary - Scan Architecture ) 전자공학회논문지-A 1994 13 0
Built-In 자체 테스트 기법을 이용한 비디오램의 효율적인 고장 검출 ( Efficient Fault Detection for Video RAMs Using Built-In Self-Testing Techniques ) 대한전자공학회 학술대회 1994 2 0
부가선을 이용한 의사 exhaustive 테스터블 PLA 설계 대한전자공학회 학술대회 1994 1 0
BiCMOS 회로에서의 Stuck-open 고장 검출을 위한 테스터블 설계 ( Testable Design for Detection of Stuck-open Faults in BiCMOS Circuits ) 대한전자공학회 학술대회 1994 1 0
부가선을 이용한 의사 exhaustive 테스터블 PLA 설계 ( Pseudo Exhaustive Testable PLA Design using the Extra lines ) 대한전자공학회 학술대회 1994 0 0
더보기