본문 바로가기

이해동 (Haedong Lee)

소속기관
한국전자통신연구원
소속부서
-
직급
-
ORCID
-
연구경력
-

주요 연구분야

  • 공학 > 전자/정보통신공학
  • 공학 > 컴퓨터학

저자의 연구 키워드

저자가 작성한 논문들의 주요 키워드입니다.

저자의 연구 키워드
-

저자의 논문 현황

연도별 상세보기를 클릭하시면 연도별 이용수·피인용수 상세 현황을 확인하실 수 있습니다.
피인용수는 저자의 논문이 DBpia 내 인용된 횟수이며, 실제 인용된 횟수보다 적을 수 있습니다.
  • 논문수21
  • 발행기간1990 ~ 2017
  • 이용수264
  • 피인용수0

논문제목를 인용한 논문목록입니다.

  • 피인용 논문 제목
    • 피인용 논문 저자
게시판 목록
논문명 저널명 발행연도 이용수 피인용수
IoT 기반 AEO 물류 안전 Awareness 시스템 설계 대한전자공학회 학술대회 2017 61 0
수출입 보세창고 자동화를 위한 입출고 관리시스템 구현에 관한 연구 한국통신학회 학술대회논문집 2017 38 0
연관분석을 통한 농산물 생산 의사결정 지원 시스템 설계 한국통신학회 학술대회논문집 2013 16 0
정적편차를 고려한 폐쇄형 온실의 환경제어 알고리즘 설계 대한전자공학회 학술대회 2012 29 0
센서노드를 위한 경량 RSA 암호 모듈 설계 대한전자공학회 학술대회 2007 12 0
MOTIF 을 이용한 그래픽 설계 도구의 구현 ( Implementation of Graphic Design Entry using MOTIF Toolkit ) 대한전자공학회 학술대회 1998 0 0
MOTIF을 이용한 그래픽 설계 도구의 구현 대한전자공학회 학술대회 1998 0 0
HIPSS : SPAX ( 주전산기 IV ) RAID 시스템 ( HIPSS : A RAID System for SPAX ) 전자공학회논문지-C 1998 15 0
저전력 회로 합성을 위한 레지스터 할당 알고리듬 대한전자공학회 학술대회 1996 1 0
저전력 회로 합성을 위한 레지스터 할당 알고리듬 ( A Register Allocation Algorithm for Low-Power Design Synthesis ) 대한전자공학회 학술대회 1996 2 0
메모리 비용 최소화를 위한 데이타패스 합성 시스템의 설계 ( Design of a Datapath Synthesis System for Minimization of Multiport Memory Cost ) 전자공학회논문지-A 1995 14 0
클럭주기 최소화를 위한 효율적인 연결구조 할당 알고리듬 ( An Efficient Interconnect Allocation Algorithm for Clock Period Minimization ) 전자공학회논문지-A 1995 11 0
메모리 비용 최소화를 위한 효율적인 스케쥴링 알고리듬 ( An Efficient Scheduling Algorithm for Memory Cost Minimization ) 대한전자공학회 학술대회 1995 2 0
다중포트 메모리를 지원하는 데이타패스 자동 합성 시스템의 설계 ( Design of an Automatic Synthesis System for Datapaths Based on Multiport Memories ) 전자공학회논문지-A 1994 10 0
파이프라인 데이타패스 자동 생성을 위한 상위수준 합성 시스템의 설계 ( Design of a High-Level Synthesis System for Automatic Generation of Pipelined Datapath ) 전자공학회논문지-A 1994 12 0
서강 실리콘 컴파일러 시스템의 설계 프레임워크 ( Design Framework of the Sogang Silicon Compiler System ) CAD 및 VLSI 설계연구회지 1994 15 0
인스트럭션 파이프라인 자동 생성 시스템의 설계 ( Design of An Automatic Synthesis for Instruction Pipeline ) 대한전자공학회 학술대회 1993 3 0
혼합 레벨 VHDL 에 대한 계층적 설계 환경 구현 ( Implementation of Hierarchical Design Environment for Mixed-Level VHDL ) 대한전자공학회 학술대회 1992 2 0
서강 실리콘 컴파일러의 High Level Sythesis 시스템 설계 ( Design of High Level Synthesis System in Sogang Silicon Compiler ) 전자공학회논문지-A 1991 19 0
SHSS-V : VHDL 상위 수준 합성 시스템 ( SHSS-V : High-Level Synthesis System for VHDL ) 대한전자공학회 학술대회 1991 1 0
더보기