본문 바로가기

조준동 (Jun-Dong Cho)

소속기관
대한전자공학회
소속부서
-
직급
-
ORCID
-
연구경력
-

주요 연구분야

  • 공학 > 전기/제어계측공학
  • 공학 > 전자/정보통신공학

저자의 논문 현황

연도별 상세보기를 클릭하시면 연도별 이용수·피인용수 상세 현황을 확인하실 수 있습니다.
피인용수는 저자의 논문이 DBpia 내 인용된 횟수이며, 실제 인용된 횟수보다 적을 수 있습니다.
  • 논문수28
  • 발행기간1985 ~ 2009
  • 이용수558
  • 피인용수2

논문제목를 인용한 논문목록입니다.

  • 피인용 논문 제목
    • 피인용 논문 저자
게시판 목록
논문명 저널명 발행연도 이용수 피인용수
광학적 상호연결을 이용한 네트워크-온-칩에서의 스위치 구조와 라우팅 최적화 방법 전자공학회논문지-SD 2009 99 1
A Bit-level ACSU of High Speed Viterbi Decoder JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 2006 28 0
A Bit-level ACSU For High Speed Viterbi Decoder 대한전자공학회 ISOCC 2006 6 0
실시간 상황 인식을 위한 하드웨어 룰-베이스 시스템의 구조 한국지능시스템학회 논문지 2004 59 0
SoC 기반 상황인식 시스템 구조 한국지능시스템학회 논문지 2004 126 0
실시간 상황 인식을 위한 하드웨어 룰-베이스 시스템의 구조 한국지능시스템학회 학술발표 논문집 2004 61 0
SoC 기반 상황 인식 시스템 구조 한국지능시스템학회 학술발표 논문집 2004 49 0
DSP 기반 플랫폼을 이용한 OFDM DVB-T 반송파 복원부의 소프트웨어 설계 방법 대한전자공학회 학술대회 2003 2 0
Rijndael, SEED 및 Triple - DES 알고리즘용 고속 암호 보조 프로세서의 설계 대한전자공학회 기타 간행물 2001 15 0
LCD System용 가변 Duty Oscillator의 설계 대한전자공학회 학술대회 2001 4 0
VLSI 설계와 CAD 기술 동향과 전망 전자공학회지 2000 20 0
스위칭 동작 최소화를 통한 저전력 데이터 경로 최적화 ( A Low Power-Driven Data Path Optimization based on Minimizing Switching Activity ) 전자공학회논문지-C 1999 12 0
저전력 기술 매핑을 위한 논리 게이트 재합성 ( Resynthesis of Logic Gates on Mapped Circuit for Low Power ) 전자공학회논문지-C 1998 14 0
Lower Power Booth Multiplier 대한전자공학회 학술대회 1998 6 0
이중 전압을 이용한 저전력 레이아웃 설계 ( A Low-Power Layout Design Using the Dual Voltages ) 대한전자공학회 학술대회 1998 3 0
저전력 채널 라우팅 문제 ( A Low-Power Channel Routing Problem ) 대한전자공학회 학술대회 1998 1 0
Low Power Partitioning using Min-Cost Flow 대한전자공학회 학술대회 1998 0 0
알고리즘 및 아키텍쳐 수준 저전력 설계 자동화 전자공학회지 1997 12 1
저 전력 기술 매핑을 위한 게이트 재합성 ( Lower Power-Driven Resynthesis on Mapped Circuits ) 대한전자공학회 학술대회 1997 1 0
저 전력 기술 매핑을 위한 게이트 재합성 대한전자공학회 학술대회 1997 2 0
더보기