| 시스템 분야 - 영상 부호화를 위한 새로운 사이드 매치 왜곡 함수를 이용한 적응 유한 상태 벡터 양자화 기법 |
전자공학회논문지-S |
1998 |
15 |
0 |
| 저전력 소모와 테스트 용이성을 고려한 회로 설계 ( A Study on Low Power and Design-For-Testability Techniques of Digital IC ) |
대한전자공학회 학술대회 |
1998 |
1 |
0 |
| 영상 압축을 위한 혼합형 구조를 이용한 변형된 다단계 벡터 양자화기 ( A Modified Multistage Vector Quantizer Using a Hybrid Structure for Image Compression ) |
전자공학회논문지-S |
1998 |
11 |
0 |
| 저전력 소모와 테스트 용이성을 고려한 회로 설계 |
대한전자공학회 학술대회 |
1998 |
8 |
0 |
| 백과사전을 이용한 질의확장용 색인어휘집 구성 |
대한전자공학회 학술대회 |
1997 |
4 |
0 |
| 백과사전을 이용한 질의 확장용 색인어휘집 구성 ( Composition Of Keywords for Query Expansion Using Encylopedia ) |
대한전자공학회 학술대회 |
1997 |
3 |
0 |
| VLSI 회로내의 RPR 고장의 검출을 위한 2-Phase 혼합모드 내장 자체 테스트 기법 ( 2-Phase Mixed-Mode BIST For the Detection of RPR Faults in VLSI Circuits ) |
대한전자공학회 학술대회 |
1997 |
2 |
0 |
| VLSI 회로내의 RPR 고장의 검출을 위한 2-Phase 혼합 모드 내장 자체 테스트 기법 |
대한전자공학회 학술대회 |
1997 |
0 |
0 |
| ATM 스위치에서의 여분 경로 전송 메커니즘 ( Alternate Path Transfer Mechanism on ATM Switch ) |
전자공학회논문지-S |
1997 |
11 |
0 |
| 결합정보를 이용한 명사 및 접사 추출 ( Noun and Affix Extraction using Conjunctive Information ) |
전자공학회논문지-C |
1997 |
10 |
0 |
| 차신호 특성을 이용한 효율적인 적응적 BTC 영상 압축 알고리듬 ( An Adaptive BTC Algorithm Using the Characteristics of the Error Signals for Efficient Image Compression ) |
전자공학회논문지-S |
1997 |
20 |
0 |
| BiCMOS 회로의 Stuck - Open 고장과 Stuck - On 고장 검출을 위한 테스트 패턴 생성 |
전자공학회논문지-C |
1997 |
8 |
0 |
| 이동통신 교환기에서의 CAMA 기능 구현 ( The Implementation of CAMA Function on Mobile Communication Exchange ) |
대한전자공학회 학술대회 |
1996 |
1 |
0 |
| 내장 자체 테스트를 위한 프로그래머블 공간 응답 압축기 설계 |
대한전자공학회 학술대회 |
1996 |
0 |
0 |
| 내장 자체 테스트를 위한 프로그래머블 공간 응답 압축기 설계 ( The Design Technique Or Programmable Space Response Compactors for BIST ) |
대한전자공학회 학술대회 |
1996 |
0 |
0 |
| 이동통신 교환기에서의 CAMA 기능 구현 |
대한전자공학회 학술대회 |
1996 |
0 |
0 |
| UPC 메카니즘을 통과한 트래픽들의 서비스 품질을 위한 다중화 알고리듬 ( A Multiplexing Algorithm for the QoS of Traffics controlled by UPC Mechanism ) |
전자공학회논문지-A |
1996 |
8 |
0 |
| 띄어쓰기 오류가 있는 한국어 문장에서 단일 파싱에 의한 형태소 분석 ( Morphological Analysis by one Pass Parsing on Korean Sentences Include Spacing Faults ) |
대한전자공학회 학술대회 |
1996 |
14 |
0 |
| 분산망에서의 적응형 최단경로 알고리듬 ( Adaptive Shortest Path Algorithm in Distributed Network ) |
대한전자공학회 학술대회 |
1996 |
4 |
0 |
| ATM 스위치에서 지연 및 손실 우선 순위를 고려한 버퍼 관리 기법 ( Buffer Management Scheme with Delay and Loss Priority in ATM Switches ) |
대한전자공학회 학술대회 |
1996 |
4 |
0 |
| ATM망에서 통계적 다중화 기법의 성능 평가 ( Performance Evaluation of Statistical Multiplexing Scheme in ATM Networks ) |
대한전자공학회 학술대회 |
1996 |
2 |
0 |
| 평균값을 이용한 고속 유한 상태 백터 양자화 기법 ( A Fast Finite-State Vector Quantization Method Using Mean Values ) |
대한전자공학회 학술대회 |
1996 |
1 |
0 |
| ATM망에서 가변 토큰 발생률을 이용한 사용자 파라메터 제어 기법 ( Usage Parameter Control Scheme Using a Variable Token Generation Rate In ATM Networks ) |
대한전자공학회 학술대회 |
1996 |
1 |
0 |
| 단일 입력 변환을 이용한 가중화 랜덤 로버스트 지연 테스트 생성기 ( A Weighted Random Robust Delay Test Generator Using the Single Input Change ) |
대한전자공학회 학술대회 |
1996 |
0 |
0 |
| 여분 경로 전송을 지원하는 ATM 스위치 설계 ( Design of ATM Switch for Redundant Path Transfer ) |
대한전자공학회 학술대회 |
1996 |
0 |
0 |
| ATM망에서 공평한 지연 및 손실 우선순위 제어 ( Fair Delay and Loss Priority Control in ATM Networks ) |
전자공학회논문지-A |
1996 |
6 |
0 |
| RISC 컴파일러 상에서의 루프 합치기에 의한 코드 최적화 알고리듬 ( A Code Optimization Algorithm by the Loop Fusion on RISC Compilers ) |
전자공학회논문지-B |
1996 |
12 |
0 |
| 전류 센서를 이용한 디지탈 논리 회로의 고장 검출 ( On the Detection of Faults on Digital Logic Circuits using Current Sensor ) |
전자공학회논문지-A |
1996 |
19 |
0 |
| 테스트 용이도를 이용한 조합 회로의 효율적인 로보스트 경로 지연 고장 테스트 생성 ( Efficient Robust Path Delay Fault Test Generation for Combinational Circuits Using the Testability Measure ) |
전자공학회논문지-A |
1996 |
19 |
0 |
| 전류 경로 그래프를 이용한 BiCMOS회로의 단락고장 검출 ( On the Detection of Short Faults in BiCMOS Circuits using Current Path Graph ) |
전자공학회논문지-A |
1996 |
16 |
0 |
| ATM망에서 가상 버퍼를 이용한 사용자 파라메타 제어 메카니즘 ( Usage Parameter Control Mechanism Using a Virtual Buffer for ATM Networks ) |
전자공학회논문지-A |
1996 |
11 |
0 |
| 은닉 마코프 모델을 이용한 음성 인식 시스템 설계 ( Design of A Speech Recognition System using Hidden Markov Models ) |
전자공학회논문지-B |
1996 |
72 |
0 |
| 조합 논리 회로의 경로 지연 고장 검출을 위한 가중화 임의 패턴 테스트 기법 ( A Weighted Random Pattern Testing Technique for Path Delay Fault Detection in Combinational Logic Circuits ) |
전자공학회논문지-A |
1995 |
15 |
0 |
| 게이트 레벨 천이고장을 이용한 BiCMOS 회로의 Stuck-Open 고장 검출 ( Detection of Stuck-Open Faults in BiCMOS Circuits using Gate Level Transition Faults ) |
전자공학회논문지-A |
1995 |
8 |
0 |
| 단어사전과 다층 퍼셉트론을 이용한 고립단어 인식 알고리듬 ( Isolated Word Recognition Algorithm Using Lexicon and Multi-layer Perceptron ) |
전자공학회논문지-B |
1995 |
15 |
0 |
| 이단계 기법을 이용한 적응적 블록 절단 부호화 ( Adaptive Block Truncation Coding Using a Two-Level Method ) |
대한전자공학회 학술대회 |
1995 |
3 |
0 |
| 하이퍼텍스트 정보 검색 시스템에서 근사 매칭을 위한 요약 파일의 설계 및 구현 ( Design and Implementation of a Signature File for Approximate Matching in the Hypertext Information Retrieval System ) |
대한전자공학회 학술대회 |
1995 |
1 |
0 |
| ATM 망에서 셀 천이를 이용한 버퍼관리 기법 ( Buffer Management for ATM Networks Using Cell Transfer Schemes ) |
대한전자공학회 학술대회 |
1995 |
1 |
0 |
| ATM 망에서 가변적인 토크 발생률을 갖는 사용 파라메타 제어 메커니즘 ( A Usage Parameter Control Mechanism with a Variable Token Generation Rate for ATM Networks ) |
대한전자공학회 학술대회 |
1995 |
0 |
0 |
| 하이퍼텍스트 정보검색 시스템에서 근사매칭을 위한 요약화일의 설계 및 구현 |
대한전자공학회 학술대회 |
1995 |
1 |
0 |
| ATM망에서 셀 천이 기법을 이용한 버퍼관리 |
대한전자공학회 학술대회 |
1995 |
1 |
0 |
| 이단계 기법을 이용한 적응적 블럭 절단 부호화 |
대한전자공학회 학술대회 |
1995 |
0 |
0 |
| 전류 테스팅 기법을 이용한 CMOS 회로의 고장 검출 및 위치 결정 |
대한전자공학회 학술대회 |
1995 |
0 |
0 |
| ATM 망에서 가변적인 토큰 발생률을 갖는 사용 파라메타 제어 메카니즘 |
대한전자공학회 학술대회 |
1995 |
0 |
0 |
| BiCMOS 회로의 게이트 레벨 회로 변환을 이용한 Stuck-Open 고장 검출 |
대한전자공학회 학술대회 |
1995 |
0 |
0 |
| 제한적 상태지속시간을 갖는 HMM을 이용한 고립단어 인식 ( Isolated Word Recognition Using Hidden Markov Models with Bounded State Duration ) |
전자공학회논문지-B |
1995 |
11 |
0 |
| 대량의 병렬성을 이용한 고속 자동 테스트 패턴 생성기 ( A Fast Automatic Test Pattern Generator Using Massive Parallelism ) |
전자공학회논문지-B |
1995 |
10 |
0 |
| 화자적응 신경망을 이용한 고립단어 인식 ( Isolated Word Recognition Using a Speaker-Adaptive Neural Network ) |
전자공학회논문지-B |
1995 |
8 |
0 |
| 조합 논리 회로의 경로 지연고장 검출을 위한 효율적인 가중화 임의 패턴 생성 방법 ( An Efficient Weighted Random Pattern Generation Method for Detection of a Path Delay Fault in a Combinational Logic Circuits ) |
대한전자공학회 학술대회 |
1995 |
2 |
0 |
| 경계 주사 아키텍처를 이용한 지연 고장 테스트 기법 ( Delay Fault Testing Techniques Using Boundary - Scan Architecture ) |
전자공학회논문지-A |
1994 |
14 |
0 |
| 이산 은닉 마코프 모델을 이용한 3음절어 음성인식 알고리듬 설계 ( Design of a Telephone Speech Recognition Algorithm Using Discrete Hidden Markov Models ) |
대한전자공학회 학술대회 |
1994 |
9 |
0 |
| 이산 은닉 마코프 모델을 이용한 3음절어 음성인식 알고리듬 설계 |
대한전자공학회 학술대회 |
1994 |
8 |
0 |
| 상향 파싱 방식을 이용한 RISC 컴파일러 자동화의 효율적인 중간 코드 생성 |
대한전자공학회 학술대회 |
1994 |
4 |
0 |
| 학습기능을 이용한 기계번역 시스템의 어휘적 중의성 처리 방식 ( A method for the Processing of Polysemy Sentence using Learning in Machine Translation systems ) |
대한전자공학회 학술대회 |
1994 |
4 |
0 |
| Built-In 자체 테스트 기법을 이용한 비디오램의 효율적인 고장 검출 ( Efficient Fault Detection for Video RAMs Using Built-In Self-Testing Techniques ) |
대한전자공학회 학술대회 |
1994 |
2 |
0 |
| 부가선을 이용한 의사 exhaustive 테스터블 PLA 설계 |
대한전자공학회 학술대회 |
1994 |
1 |
0 |
| 우선순위를 고려한 ATM다중화 기법 ( A Method for an ATM Multiplexing with Priority ) |
대한전자공학회 학술대회 |
1994 |
1 |
0 |
| BiCMOS 회로에서의 Stuck-open 고장 검출을 위한 테스터블 설계 ( Testable Design for Detection of Stuck-open Faults in BiCMOS Circuits ) |
대한전자공학회 학술대회 |
1994 |
1 |
0 |
| 부가선을 이용한 의사 exhaustive 테스터블 PLA 설계 ( Pseudo Exhaustive Testable PLA Design using the Extra lines ) |
대한전자공학회 학술대회 |
1994 |
0 |
0 |
| 상향 파싱 방식을 이용한 RISC 컴파일러 자동화의 효율적인 중간 코드 생성 ( Efficient Intermediate Code Generation for RISC Compiler Automation using the Bottom-up parsing Method ) |
대한전자공학회 학술대회 |
1994 |
0 |
0 |
| 자동화 드라이브 설계를 위한 인쇄 Emulation 통합 기법 ( A printing Emulation Union Method for Design of the automatic Driver ) |
대한전자공학회 학술대회 |
1994 |
0 |
0 |
| BiCMOS 회로에서의 Stuck-open 고장 검출을 위한 테스터블 설계 |
대한전자공학회 학술대회 |
1994 |
0 |
0 |
| Built-In 자체 테스트 기법을 이용한 비디오램의 효율적인 고장 검출 |
대한전자공학회 학술대회 |
1994 |
0 |
0 |
| JPEG 시스템을 기반으로 한 정지 영상 압축 알고리듬 ( A Still Image Compression Algorithm based on JPEG Systems ) |
전자공학회논문지-B |
1994 |
26 |
0 |
| 다중프로세서 2차 캐시 메모리의 캐시 코히리언스 프로토콜 성능 평가 |
대한전자공학회 학술대회 |
1994 |
4 |
0 |
| 다중프로세서 2차 캐시 메모리의 코히리언스 프로토콜 성능 평가 ( Performance Evaluation of Cache Coherence Protocol for Second-Level Cache Memories in Multiprocessors ) |
대한전자공학회 학술대회 |
1994 |
3 |
0 |
| RISC컴파일러상에서 루프 종속성을 이용한 코드 최적화 기법 |
대한전자공학회 학술대회 |
1994 |
3 |
0 |
| 장거리 통신망에서의 망구조 분석 및 수요 예측 |
대한전자공학회 학술대회 |
1994 |
2 |
0 |
| 신경회로망을 이용한 효율적 ATM 교환 제어기 |
대한전자공학회 학술대회 |
1994 |
1 |
0 |
| 신경회로망을 이용한 효율적 ATM 교환 제어기 ( An Efficient ATM Switch Controller Using Neural Networks ) |
대한전자공학회 학술대회 |
1994 |
1 |
0 |
| 역방향 마스크 기법에 의한 고속 경로 지연고장 시뮬레이션 ( High-Speed Path Delay Fault Simulation by a Backward Masking Technique ) |
대한전자공학회 학술대회 |
1994 |
1 |
0 |
| 연결음성 인식을 위한 모델 토플로지와 단일화된 인식 알고리듬 ( A Model Topology and a unified Recognition Algorithm for Connected-Speech Recognition ) |
대한전자공학회 학술대회 |
1994 |
1 |
0 |
| 장거리 통신망에서의 망구조 분석 및 수요 예측 ( Network Structure Anslysis & Demand Forecasting in Toll Communication Networks ) |
대한전자공학회 학술대회 |
1994 |
1 |
0 |
| PSTN 서비스 특성을 이용한 ISDN의 트래픽 특성 분석 및 트래픽 예측 |
대한전자공학회 학술대회 |
1994 |
1 |
0 |
| PSTN 서비스 특성을 이용한 ISDN의 트래픽 특성분석 및 트래픽 예측 ( Characteristic Analysis and Forecasting of ISDN Traffic Using Characteristic of PSIN Services ) |
대한전자공학회 학술대회 |
1994 |
1 |
0 |
| RISC 컴파일러상에서 루프 종속성을 이용한 코드 최적화 기법 ( A Code Optimization Technique by Loop Dependences on RISC Compilers ) |
대한전자공학회 학술대회 |
1994 |
1 |
0 |
| 역방향 마스크 기법에 의한 고속 경로 지연고장 시뮬레이션 |
대한전자공학회 학술대회 |
1994 |
0 |
0 |
| 연결음성 인식을 위한 모델 토폴로지와 단일화된 인식 알고리듬 |
대한전자공학회 학술대회 |
1994 |
0 |
0 |
| 신경회로망을 이용한 ATM 교환기의 제어부 설계 ( Design of an ATM Switch Controller Using Neural Networks ) |
전자공학회논문지-B |
1994 |
14 |
0 |
| 원로교수 간담회 |
대한전자공학회 워크샵 |
1994 |
1 |
0 |
| 사전 등록 정보를 이용한 용언의 다의어 처리 |
대한전자공학회 학술대회 |
1993 |
15 |
0 |
| 확률 분류자 및 구조적 분류자에 의한 필기체 문자 인식 알고리듬 |
대한전자공학회 학술대회 |
1993 |
10 |
0 |
| 사전 등록 정보를 이용한 용언의 다의어 처리 ( A Polysemy Processing of the Inflected Word using the Imformation form the dictionary ) |
대한전자공학회 학술대회 |
1993 |
9 |
0 |
| 신경회로망을 이용한 광대역종합 통신망 과잉밀집 제어 ( A Congestion Control in B-ISDN Using Neural Networks ) |
대한전자공학회 학술대회 |
1993 |
5 |
0 |
| 선형 디지탈 필터의 시스톨릭 구조 설계 |
대한전자공학회 학술대회 |
1993 |
3 |
0 |
| 신경회로망을 이용한 광대역종합 통신망 과잉밀집 제어 |
대한전자공학회 학술대회 |
1993 |
3 |
0 |
| 임계경로 추적을 이용한 VLSI회로의 지연 테스트 생성 알고리듬 ( A Delay Test Generation Algorithm for VLSI Circuits using the Critical Path Tracing ) |
대한전자공학회 학술대회 |
1993 |
3 |
0 |
| JPEG에 기반을 둔 부호화기 설계 ( Design of a Coder based on JPEG ) |
대한전자공학회 학술대회 |
1993 |
3 |
0 |
| 선형 디지털 필터의 시스톨릭 구조 설계 ( Design of Systolic Architectures for Linear Digital Filter ) |
대한전자공학회 학술대회 |
1993 |
2 |
0 |
| 확률 분류자 및 구조적 분류자에 의한 필기체 문자 인식 알고리듬 ( A Handwritten Alphanumeric Recognition Algorithm based on Statistical and Structural Classifiers ) |
대한전자공학회 학술대회 |
1993 |
2 |
0 |
| 계층구조 부호화기법을 이용한 정지영상압축 알고리듬 ( A Still Image Compression Algorithm by the Hierarchical Structure Coding Method ) |
대한전자공학회 학술대회 |
1993 |
1 |
0 |
| 신경 회로망을 이용한 패킷 교환망에서의 경로 설정 ( Routing in a Packet Switching Network using Neural Networks ) |
대한전자공학회 학술대회 |
1993 |
1 |
0 |
| 신경회로망을 이용한 패킷 교환망에서의 경로 설정 |
대한전자공학회 학술대회 |
1993 |
1 |
0 |
| 신경회로망을 이용한 ATM 네트워크에서의 연결 수락 제어 ( A Connection Admission Control for ATM Networks Using Neural Networks ) |
대한전자공학회 학술대회 |
1993 |
1 |
0 |
| JPEG에 기반을 둔 부호화기 설계 |
대한전자공학회 학술대회 |
1993 |
1 |
0 |
| 결함 허용 어레이 프로세서를 위한 재구성 알고리듬 설계 ( Design of a Reconfiguration algorithm for Fault-Tolerant Array Processor ) |
대한전자공학회 학술대회 |
1993 |
0 |
0 |
| 경로대수를 이용한 CMOS 회로의 혼합레벨 테스트 생성 ( Mixed-level Test Generation for CMOS Circuits using Path Algebra ) |
대한전자공학회 학술대회 |
1993 |
0 |
0 |
| 계층구조 부호화기법을 이용한 정지영상압축 알고리듬 |
대한전자공학회 학술대회 |
1993 |
0 |
0 |
| 신경회로망을 이용한 ATM 네트워크에서의 연결 수락 제어 |
대한전자공학회 학술대회 |
1993 |
0 |
0 |
| 우선순위를 고려한 ATM 교환 제어기의 신경회로망 설계 |
대한전자공학회 학술대회 |
1993 |
0 |
0 |
| 우선순위를 고려한 ATM 교환 제어기의 신경회로망 설계 ( Neural Network Design of an ATM Switch Controller with Priority Control ) |
대한전자공학회 학술대회 |
1993 |
0 |
0 |
| 임계경로 추적을 이용한 VLSI회로의 지연 테스트 생성 알고리듬 |
대한전자공학회 학술대회 |
1993 |
0 |
0 |
| 종합 서비스 망을 위한 FDDI 근거리 통신망의 프로토콜 설계 |
대한전자공학회 학술대회 |
1993 |
0 |
0 |
| 종합 서비스 망을 위한 FDDI 근거리 통신망의 프로토콜 설계 ( Design of a FDDI Local Area Network Protocol for Integrated Services Networks ) |
대한전자공학회 학술대회 |
1993 |
0 |
0 |
| CQF 필터를 이용한 분할 대역 부호화기의 설계 |
대한전자공학회 학술대회 |
1993 |
0 |
0 |
| CQF 필터를 이용한 분할 대역 부호화기의 설계 ( A Subband Coder Design using Conjugate Quadrature Filters ) |
대한전자공학회 학술대회 |
1993 |
0 |
0 |
| 신경회로망을 이용한 조합 논리회로의 테스트 생성 ( Test Generation for Combinational Logic Circuits Using Neural Networks ) |
전자공학회논문지-A |
1993 |
10 |
0 |
| 기계번역 시스템상에서 퍼지이론을 이용한 다의어처리 |
대한전자공학회 학술대회 |
1993 |
22 |
0 |
| 기계번역 시스템상에서 퍼지이론을 이용한 다의어처리 ( Polysemy Processing using the Fuzzy Theory for Machine Translation System ) |
대한전자공학회 학술대회 |
1993 |
3 |
0 |
| 1-out-of-n 코드의 CMOS 완전자체검증 검사기 설계 |
대한전자공학회 학술대회 |
1993 |
1 |
0 |
| 1-out-of-n 코드의 CMOS 완전자체검증 검사기 설계 ( Design of CMOS Totally Self-Checking Checkers for 1-out-of-n Codes ) |
대한전자공학회 학술대회 |
1993 |
0 |
0 |
| 하이퍼큐브 상에서의 부하 분산을 위한 최단 경로 할당 알고리듬 ( A Shortest Path Allocation Algorithm for the Load Balancing in Hypercubes ) |
전자공학회논문지-B |
1993 |
14 |
0 |
| 공유 메모리 다중 프로세서 시스템에서 고속 입출력 처리 기법 ( High-Speed I/O Processing for Shared Meomory Multiprocessor Systems ) |
전자공학회논문지-B |
1993 |
14 |
0 |
| HiPi-bus 구조의 다중 프로세서 시스템에서의 잠금장치 ( A Lock Mechanism for HiPi-bus Based Multiprocessor Systems ) |
전자공학회논문지-B |
1993 |
5 |
0 |
| 신경회로망을 이용한 ATM 교환망 출력 경합 회로의 설계 ( Design of an ATM Switching Network Arbiter Using Neural Networks ) |
대한전자공학회 학술대회 |
1993 |
2 |
0 |
| Boundary 스캔 구조를 이용한 효율적인 테스트 패턴 인가 방식 ( An Efficient Test Pattern Application Method Using Boundary-Scan Architecture ) |
대한전자공학회 학술대회 |
1993 |
1 |
0 |
| HDTV 영상신호의 실시간 처리를 위한 병렬 FFT 알고리듬 ( A Parallel FFT Algorithm for the Real-Time Processing of HDTV Image Signals ) |
대한전자공학회 학술대회 |
1992 |
3 |
0 |
| 신경회로망을 이용한 조합 논리회로의 테스트 생성 ( Automatic Test Generation for combinational Logic Circuits Using Neural Networks ) |
대한전자공학회 학술대회 |
1992 |
1 |
0 |
| 병렬 RISC시스템상에서의 효율적인 데이터 저장기법 ( An Efficient Data Storage Scheme for Parallel RISC Systems ) |
대한전자공학회 학술대회 |
1992 |
0 |
0 |
| FDDI LAN 상에서의 데이터 전송효율 향상을 위한 대역폭 균등 할당 알고리듬 ( A Bandwidth Fairness Allocation Algorithm for the Throughput Improvement of FDDI LANs ) |
대한전자공학회 학술대회 |
1992 |
0 |
0 |
| VLSI 기술언어 시스템상에서의 논리회로 시뮬레이터 설계 ( Design of a Logic Simulation on VLSI Description Language Systems ) |
대한전자공학회 학술대회 |
1992 |
0 |
0 |
| CMOS 테스트를 위한 Built-In Self-Test 회로 설계 ( A Built-In Self-Test Method for CMOS Circuits ) |
전자공학회논문지-B |
1992 |
20 |
0 |
| 고주파수 동기장치용 DP-PLL의 설계를 위한 위상차 검출방식과 프로세스 알고리듬 ( A Phase-Difference Detection Method and its Process Algorithm for DP-PLL Design of the High Frequency Synchronization Device ) |
전자공학회논문지-A |
1992 |
24 |
0 |
| ATM 멀티플렉서의 설계를 위한 다중화이득과 가변입력비트율과의 관계해석 ( An Analysis on Multiplexing Gain vs. Variable Input Bit Rate Relation for Designing the ATM Multiplexer ) |
전자공학회논문지-A |
1992 |
8 |
0 |
| 2차원 이산 푸리에 변환의 시스토릭 구조 설계 ( Design of a Systolic Architecture for Two-Dimensional Discrete Fourier Transform ) |
대한전자공학회 학술대회 |
1992 |
2 |
0 |
| RISC 컴파일러의 기계 독립적인 코드 생성 알고리듬 ( A Machine Independent Code Generation Algorithm in RISC Compilers ) |
대한전자공학회 학술대회 |
1992 |
2 |
0 |
| 하이퍼큐브 시스템 상에서의 병렬 프로그램 알고리듬 ( A Concurrent Program Algorithm in Hypercube Systems ) |
대한전자공학회 학술대회 |
1992 |
1 |
0 |
| VLSI 설계를 위한 객체지향 하드웨어 기술 시스템 ( Object Oriented Hardware Description System for VLSI Design ) |
대한전자공학회 학술대회 |
1992 |
1 |
0 |
| HDTV 영상 자료의 실시간 처리를 위한 병렬 FFT 알고리듬 ( A Parallel FFT Algorithm for HDTV Image Data Real Time Processing ) |
전자공학회논문지-B |
1992 |
41 |
0 |
| RISC 컴파일러의 기계 독립적인 코드 생성 알고리듬 |
대한전자공학회 학술대회 |
1992 |
1 |
0 |
| 파이프라인형 데이타패스 합성을 위한 스케쥴링 기법 ( A Scheduling Technique for Pipelined Datapath Synthesis ) |
전자공학회논문지-A |
1992 |
3 |
0 |
| 상태합성기 ( State Machine Synthesizer ) 설계를 위한 상태 CHDL 개발 및 Two-level minimizer 개발에 관한 연구 ( The Developments of State CHDL and Two-Level Minimizer for State Machine Synthesizer ) |
전자공학회논문지-A |
1992 |
1 |
0 |
| 고속 다이나믹 CMOS PLA의 설계 ( Design of a High-Speed Dynamic CMOS PLA ) |
전자공학회논문지-B |
1991 |
7 |
0 |
| Built-In 자체 테스트 방식을 이용한 반도체 메모리의 기능 고장 검출 ( Fuctional Testing of Semiconductor Memories using Built-In Self-Testing method ) |
대한전자공학회 학술대회 |
1991 |
6 |
0 |
| 행렬곱을 위한 시스톨릭 어레이 아키텍춰의 설계 ( A Design of Systolic Array Architecture for Matrix Multiplication ) |
대한전자공학회 학술대회 |
1991 |
2 |
0 |
| Boundary Scan 방식을 이용한 테스터블 Board 설계 ( A Testable Board Design Using the Boundary Scan Test Method ) |
대한전자공학회 학술대회 |
1991 |
2 |
0 |
| RISC 컴파일러의 레지스터 할당 알고리듬 ( A Register Allocation Algorithm for RISC Compilers ) |
대한전자공학회 학술대회 |
1991 |
2 |
0 |
| 대규모 자료 구조의 실시간 처리를 위한 병렬 프로그램 알고리듬 ( A Concurrent Program Algorithm for Real-Time Processing of Complex Data Structures ) |
대한전자공학회 학술대회 |
1991 |
1 |
0 |
| 테스트패턴 생성을 위한 신경회로망의 설계 ( Implementation of Neural Network for Test Pattern Generation ) |
대한전자공학회 학술대회 |
1991 |
1 |
0 |
| 행렬곱을 위한 비동기 어레이 아키텍춰의 설계 ( A Design of Asynchronous Array Architecture for Matrix Multiplication ) |
대한전자공학회 학술대회 |
1991 |
1 |
0 |
| Built-In 자체 테스트 방식을 이용한 PLA 설계 ( A Testable PLA Design Using Built-In Self-Testing Techniques ) |
대한전자공학회 학술대회 |
1991 |
1 |
0 |
| 고밀도 Pla를 위한 최적화 설계 알고리듬 ( An Algorithm for Optimal Design of High Density Programmable Logic Arrays ) |
대한전자공학회 학술대회 |
1991 |
0 |
0 |
| 병렬 RISC 아키텍처의 지연분기 처리 ( Delayed Branch Processing for Parallel Architectures ) |
대한전자공학회 학술대회 |
1991 |
0 |
0 |
| 신경회로망을 이용한 BISDN의 호 설정 제어 ( The Call Admission Control of BISDN Using Neural Network ) |
대한전자공학회 학술대회 |
1991 |
0 |
0 |
| HDTV의 실시간 처리를 위한 고속 승산기 ( A Multiplier for HDTV Real Time Processing ) |
대한전자공학회 학술대회 |
1991 |
0 |
0 |
| RISC 병렬처리를 위한 기억장치 관리부 설계 ( Design of Memory Management Unit for RISC Parallel Processing ) |
대한전자공학회 학술대회 |
1991 |
0 |
0 |
| RISC 병렬 처리를 위한 기억공간의 효율적인 활용 알고리듬 ( An Efficient Storage Reclamation Algorithm for RISC Parallel Processing ) |
전자공학회논문지-B |
1991 |
10 |
0 |
| 섹터 캐쉬 메모리의 시뮬레이션을 위한 트레이스 컴펙션 알고리듬 ( A New Trace Compaction Algorithm for The Simulation of Sector Cache Memories ) |
전자공학회논문지-A |
1991 |
14 |
0 |
| 마이크로명령어 기술언어를 사용한 마이크로코드 자동생성 시스템 ( An Automatic Microcode Generation System Using a Microinstruction Description Language ) |
전자공학회논문지-B |
1991 |
6 |
0 |
| 한-일 기계번역 시스템의 관용구 및 미등록어 처리 알고리즘 ( An Idioms and Unregistered Words Processing Algorithm of Korean-Japanese Machine Translation Systems ) |
대한전자공학회 학술대회 |
1991 |
6 |
0 |
| 디렉토리 베이스 캐쉬 코히어런스 기법에 대한 Trace-Driven Simulation ( A Trace-driven Simulation for Directory-Based Cache Coherence Schemes ) |
대한전자공학회 학술대회 |
1991 |
2 |
0 |
| 부동 소숫점 연산을 위한 승산 알고리듬 ( A Multiplication Algorithm for Floating Point Operation ) |
대한전자공학회 학술대회 |
1991 |
2 |
0 |
| 논리 게이트 모델링을 이용한 다이나믹 Cmos 회로의 테스트 생성 알고리듬 ( A Test Generation Algorithm For Dynamic Cmos Logic Circuits Using Logic Gate Modeling ) |
대한전자공학회 학술대회 |
1991 |
1 |
0 |
| 섹터 캐쉬 메모리의 효율적인 Trace-Driven 시뮬레이션 알고리듬 ( Efficient Trace-Driven Simulation Algorithms for Sector Cache Memories ) |
대한전자공학회 학술대회 |
1991 |
1 |
0 |
| Risc용 Fpu의 고속 승산기 설계 ( The Design of a High Speed Multiplier for Risc Fpu ) |
대한전자공학회 학술대회 |
1991 |
1 |
0 |
| 다이나믹 Cmos Pla의 Built-In 테스트 방식 ( A Built-In Testing Method for Dynamic Cmos Pla’s ) |
대한전자공학회 학술대회 |
1991 |
0 |
0 |
| 예외처리를 포함하는 Risc 프로세서 제어부의 설계 ( The Design of Risc Processor Control Unit with Exception Handling ) |
대한전자공학회 학술대회 |
1991 |
0 |
0 |
| Risc 병렬처리를 위한 자동 가베이지 콜렉션 알고리듬 ( An Automatic Collection Algorithm for Risc Parallel Processing ) |
대한전자공학회 학술대회 |
1991 |
0 |
0 |
| VLIW 아키텍쳐 상에서의 효율적인 지연분기 처리에 관한 연구 ( A Study of Efficient Delayed Branch Processing on VLIW ( Very Long Instruction Word ) Architecture ) |
대한전자공학회 학술대회 |
1991 |
0 |
0 |
| CMOS PLA의 Stuck-Open 고장검출을 위한 Built-In 테스트 ( Built-In Test for Detection of Stuck-Open Faults in CMOS PLAs ) |
전자공학회논문지-B |
1991 |
15 |
0 |
| 디렉토리 베이스 캐쉬 코히어런스 기법에 대한 Trace-driven Simulation |
대한전자공학회 학술대회 |
1991 |
9 |
0 |
| RISC용 FPU의 고속 승산기 설계 |
대한전자공학회 학술대회 |
1991 |
4 |
0 |
| 한-일 기계번역 시스템의 관용구 및 미등록어 처리 알고리즘 |
대한전자공학회 학술대회 |
1991 |
3 |
0 |
| 논리 게이트 모델링을 이용한 다이나믹 CMOS 회로의 테스트 생성 알고리듬 |
대한전자공학회 학술대회 |
1991 |
2 |
0 |
| 다이나믹 CMOS PLA의 Built-In 테스트 방식 |
대한전자공학회 학술대회 |
1991 |
2 |
0 |
| VLIW 아키텍쳐 상에서의 효율적인 지연분기 처리에 관한 연구 |
대한전자공학회 학술대회 |
1991 |
2 |
0 |
| 부동 소숫점 연산을 위한 승산 알고리듬 |
대한전자공학회 학술대회 |
1991 |
1 |
0 |
| 예외처리를 포함하는 RISC 프로세서 제어부의 설계 |
대한전자공학회 학술대회 |
1991 |
1 |
0 |
| RISC 병렬처리를 위한 자동 가베이지 콜렉션 알고리듬 |
대한전자공학회 학술대회 |
1991 |
1 |
0 |
| 섹터 캐쉬 메모리의 효율적인 Trace-Driven 시뮬레이션 알고리듬 |
대한전자공학회 학술대회 |
1991 |
0 |
0 |
| PCM 회선정합 모듈에 사용되는 직렬형 디지틀 감쇄패드 설계 ( A Serial Type Digital Attenuator Pad Design for PCM Line Interface Module ) |
전자공학회논문지-A |
1991 |
4 |
0 |
| 섹터 케쉬 메모리의 Trace-Driven 시뮬레이션 알고리듬 ( A New Trace-Driven Simulation Algorithm for Sector Cache Memories ) |
전자공학회논문지-B |
1991 |
5 |
0 |
| 캐쉬 메모리의 Trace-Driven 시뮬레이션 알고리듬 ( A New Trace-Driven Simulation Algorithm for Cache Memories ) |
전자공학회논문지-B |
1991 |
25 |
0 |
| 디지탈 논리회로에 대한 효율적인 테스트 패턴 생성 알고리듬 ( An Efficient Test Generation Algorithm for Digital Logic Circuits ) |
전자공학회논문지-A |
1991 |
5 |
0 |
| Domino CMOS 회로의 고장검출을 위한 테스트 생성 ( Test Generation for Fault Detection in Domino CMOS Circuits ) |
전자공학회논문지-B |
1991 |
12 |
0 |
| 공통 에미터 배열을 이용한 고속 full-swing BICMOS 논리회로 설계 ( Design of a High Speed Full-Swing Bi CMOS Logic Circuit Using Common-Emitter Configuration ) |
대한전자공학회 학술대회 |
1991 |
3 |
0 |
| RISC 프로세서 승산기의 설계 ( The Design of a multiplier for RISC Processors ) |
대한전자공학회 학술대회 |
1991 |
0 |
0 |
| CMOS 회로의 Stuck-open 고장검출을 위한 로보스트 테스트 생성 ( Robust Test Generation for Stuck-Open Faults in CMOS Circuits ) |
전자공학회논문지 |
1990 |
15 |
0 |
| 인터벌을 이용한 데이타 흐름 분석 |
대한전자공학회 학술대회 |
1990 |
7 |
0 |
| 인터벌을 이용한 데이터 흐름 분석 ( A Data Flow Analysis Using an Interval Concept ) |
대한전자공학회 학술대회 |
1990 |
5 |
0 |
| 컴퓨터 분산처리를 이용한 한-일 기계번역 시스템 |
대한전자공학회 학술대회 |
1990 |
4 |
0 |
| 한-일 기계번역 시스템의 접속문 처리 알고리즘 |
대한전자공학회 학술대회 |
1990 |
4 |
0 |
| 컴퓨터 분산처리를 이용한 한-일 기계번역 시스템 ( A Korean-Japanese Machine Translation System Using the Distributed Processing of Computers ) |
대한전자공학회 학술대회 |
1990 |
3 |
0 |
| 한-일 기계번역 시스템의 접속문 처리 알고리즘 ( A Conjunction-Sentence Processing Algorithm for Korean-Japanese Machine Translation Systems ) |
대한전자공학회 학술대회 |
1990 |
3 |
0 |
| 팩시미리와 컴퓨터시스템 간의 접속을 위한 프로토콜의 구현 |
대한전자공학회 학술대회 |
1990 |
2 |
0 |
| 팩시밀리와 컴퓨터시스템 간의 접속을 위한 프로토콜의 구현 ( Realization of Protocol for Interface Between Facsimiles and Computer Systems ) |
대한전자공학회 학술대회 |
1990 |
2 |
0 |
| RISC 병렬 처리의 성능 향상을 위한 Smalltalk의 다중 상속 |
대한전자공학회 학술대회 |
1990 |
2 |
0 |
| SGN ( Si GNum ) 변환 이론과 비트 적응 양자화 ( Theory of SGN ( Si GNum ) Transform and Bit Adaptive Quantization ) |
대한전자공학회 학술대회 |
1990 |
2 |
0 |
| RISC 병렬 처리를 위한 Smalltalk 상에서의 부동 소숫점 연산 |
대한전자공학회 학술대회 |
1990 |
1 |
0 |
| Risc 병렬 처리를 위한 Smalltalk상에서의 부동 소수점 연산 ( Floating Point Processing on Smalltalk for Risc Parallel Processing ) |
대한전자공학회 학술대회 |
1990 |
1 |
0 |
| SGN(SiGNum)변환 이론과 비트 적응 양자화 |
대한전자공학회 학술대회 |
1990 |
1 |
0 |
| 객체 지향 RISC 병렬 처리를 위한 효율적인 메모리 관리 |
대한전자공학회 학술대회 |
1990 |
0 |
0 |
| 객체 지향 Risc 병렬처리를 위한 효율적인 메모리 관리 ( The Efficient Memory Management for Object-Oriented Risc Parallel Processing ) |
대한전자공학회 학술대회 |
1990 |
0 |
0 |
| 고밀도 PLA 설계를 위한 알고리즘 및 Graphic 기법의 개발 |
대한전자공학회 학술대회 |
1990 |
0 |
0 |
| 고밀도 Pla 설계를 위한 효율적인 겹침 알고리즘 ( An Efficient Folding Algorithm for the Design of High Density Pla ) |
대한전자공학회 학술대회 |
1990 |
0 |
0 |
| 고밀도 PLA설계를 위한 효율적인 겹침 알고리즘 |
대한전자공학회 학술대회 |
1990 |
0 |
0 |
| RISC 프로세서 On-Chip Cache의 설계 ( Design of A On-Chip Caches for RISC Processors ) |
전자공학회논문지 |
1990 |
13 |
0 |
| RISC 컴파이러의 레지스터 할당부 설계 ( The Design of A Register Allocation Phase for RISC Compilers ) |
전자공학회논문지 |
1990 |
10 |
0 |
| RISC 아키텍처의 코드 생성기 설계 ( The Design of A Code Generator for RISC Architectures ) |
전자공학회논문지 |
1990 |
8 |
0 |
| RISC 프로세서 프로그램 카운터 부 ( PCU ) 의 설계 ( The Design of A Program Counter Unit for RISC Processors ) |
전자공학회논문지 |
1990 |
23 |
0 |
| RISC 프로세서 제어부의 설계 ( Design of A RISC-Processor`s Control Unit ) |
전자공학회논문지 |
1990 |
14 |
0 |
| 멀티프로세서 시스템의 캐쉬 코히어런스 프로토콜 ( A New Cache Coherence Protocol for Multiprocessor Systems ) |
대한전자공학회 학술대회 |
1990 |
9 |
0 |
| 한-일 기계번역 시스템의 보조용언 처리 알고리즘 ( An Algorithm of Assistant-Inflected Word Processing in Korean-Japanese Machine Translation Systems ) |
대한전자공학회 학술대회 |
1990 |
7 |
0 |
| Knowledge-Based 논리 시뮬레이션 알고리즘 및 게이트 모델링 ( A Knowledge-Based Logic Simulation Algorithm and Gate Modeling ) |
대한전자공학회 학술대회 |
1990 |
4 |
0 |
| Smalltalk-80 상에서 다중 상속을 고려한 메소드 검색 ( Method Finding Considering Multiple Inheritance in Smalltalk-80 ) |
대한전자공학회 학술대회 |
1990 |
2 |
0 |
| RISC 컴파일러의 레지스터 할당 알고리듬 ( A Register Allocation Algorithm for RISC Compilers ) |
대한전자공학회 학술대회 |
1990 |
1 |
0 |
| 경로대수를 이용한 다이나믹 CMOS 회로의 테스트 생성 알고리즘 ( A Test Generation Algorithm for Dynamic CMOS Logic Circuits Using Path Algebras ) |
대한전자공학회 학술대회 |
1990 |
0 |
0 |
| 고속 풀 스윙 BiCMOS회로의 설계 ( Design of High Speed Full-Swing BiCMOS Circuit ) |
대한전자공학회 학술대회 |
1990 |
0 |
0 |
| RISC 프로세서 연산장치부의 설계 ( The Design of A RISC Processor`s ALU ) |
대한전자공학회 학술대회 |
1990 |
0 |
0 |
| RISC 프로세서 예외처리부의 설계 ( The Design of A RISC Processor`s Exception Handler ) |
대한전자공학회 학술대회 |
1990 |
0 |
0 |
| Built-In 테스트 방식을 이용한 RAM ( Random Access Memory ) 의 고장 검출 ( Fault Detection of Semiconductor Random Access Memories Using Built-In Testing Techniques ) |
전자공학회논문지 |
1990 |
25 |
0 |
| RISC 컴파일러의 기계독립적 Global Optimizer 설계 ( The Design of a Machine-independent Global Optimizer for RISC Compilers ) |
전자공학회논문지 |
1990 |
6 |
0 |
| 한-일 기계번역 시스템의 의미속성 지식베이스 구성 ( The Design of Semantic Property Knowledge-Base for Korean-Japanese Machine Translation Systems ) |
대한전자공학회 학술대회 |
1989 |
2 |
0 |
| 타이밍을 고려한 마이크로코드 컴팩션 알고리즘 ( A Microcode Compaction Algorithm with Timing Constraints ) |
대한전자공학회 학술대회 |
1989 |
1 |
0 |
| 한-일 기계번역을 위한 조사 및 관용구 처리 알고리즘 ( Processing Algorithms of Auxiliary Words and Idioms for Korean-Japanese Machine Translation Systems ) |
대한전자공학회 학술대회 |
1989 |
1 |
0 |
| Decoded PLA 설계를 위한 논리 최소화 알고리즘 ( A Logic Minimization Algorithm for Decoded PLA ) |
대한전자공학회 학술대회 |
1989 |
0 |
0 |
| DYNAMIC CMOS ARRAY LOGIC의 설계 ( Design of DYNAMIC CMOS ARRAY LOGIC ) |
전자공학회논문지 |
1989 |
11 |
0 |
| Prolog / C 언어를 이용한 기능 레벨 시뮬레이션 ( Functional Level Simulation using Prolog / C Languages ) |
대한전자공학회 학술대회 |
1989 |
10 |
0 |
| 32-비트 RISC 프로세서 제어부의 설계 ( 32-BIT RISC PROCESSOR CONTROL UNIT ) |
대한전자공학회 학술대회 |
1989 |
4 |
0 |
| CLSL : 기능 레벨 시뮬레이션 언어 ( CLSI : A Functional Level Simulation Language ) |
대한전자공학회 학술대회 |
1989 |
3 |
0 |
| CMOS 회로의 Stuck-open 고장에 대한 Built-In Self Test ( Built-In Self Test for Stuck-open Faults of CMOS Circuits ) |
대한전자공학회 학술대회 |
1989 |
1 |
0 |
| CMOS Totally Self-Chaking 회로의 Built-In 테스트 ( Built-In Test For CMOS Totally Self-Checking Circuits ) |
대한전자공학회 학술대회 |
1989 |
1 |
0 |
| 마이크로프로그래머블 프로세서에 대한 마이크로코드 자동 생성 ( Automatic Microcode Generation for Microprogrammable Processors ) |
대한전자공학회 학술대회 |
1989 |
0 |
0 |
| Line Size가 변하는 캐쉬 메모리 시뮬레이션 알고리즘 ( A New Algorithm for Simulation of CacheMemory varing Line Size ) |
대한전자공학회 학술대회 |
1989 |
0 |
0 |
| RISC 머신을 위한 기계 독립적 Optimizer의 설계 ( The design of machine-independent optimizer for a RISC machines ) |
대한전자공학회 학술대회 |
1989 |
0 |
0 |
| 32-bit RISC CPU의 Shifter 설계 ( Design of Shifter for 32-bit RISC CPU ) |
특정연구 결과 발표회 논문집 |
1989 |
13 |
0 |
| 32-bit Microprocessor Controller의 설계 - ALU / Data Path Controller - ( Design of 32 bit Microprocessor Controller - ALU / Data Path Controller - ) |
특정연구 결과 발표회 논문집 |
1989 |
9 |
0 |
| VLSI 설계자동화 시스템을 위한 순서회로의 최적상태코드 할당 알고리듬 ( An Optimal State-Code Assignment Algorithm of Sequential Circuits for VLSI Design Automation Systems ) |
전자공학회논문지 |
1989 |
8 |
0 |
| VLSI Testing and Testable Design |
CAD기술특강 |
1989 |
4 |
0 |
| 한일 기계번역 시스템에서의 문형규칙 설정에 의한 자연어 처리와 품사결정 알고리즘 ( Natural Language Processing by establishing the Sentence Pattern Rule , And Determinating a part of speech algorithm in the Korean-Japanese Machine Translation System ) |
대한전자공학회 학술대회 |
1988 |
6 |
0 |
| 한-일 기계 번역 시스템의 데이터 베이스 검색 알고리즘 ( A Database Search Algorithm in Korean-Japanese Machine Translation System ) |
대한전자공학회 학술대회 |
1988 |
3 |
0 |
| CMOS 회로에 대한 테스트 생성 방법 ( A Test Generation Method for CMOS Circuits ) |
대한전자공학회 학술대회 |
1988 |
1 |
0 |
| Domino CMOS 회로의 테스트 기법 ( A New Testing Method for Domino CMOS Circuits ) |
대한전자공학회 학술대회 |
1988 |
0 |
0 |
| RISC 파이프라인 아키택춰의 코드 스케쥴링 알고리즘 ( A Code Scheduling Algorithm for RISC Pipelined Architectures ) |
대한전자공학회 학술대회 |
1988 |
0 |
0 |
| RISC 파이프라인 아키텍춰의 코드 최적화 알고리듬 ( A Code Optimization Algorithm of RISC Pipelined Architecture ) |
전자공학회논문지 |
1988 |
17 |
0 |
| VLSI의 설계검증을 위한 계층적 회로 추출 알고리듬 ( Hierarchical Circuit Extract Algorithm for VLSI Design Verification ) |
전자공학회논문지 |
1988 |
7 |
0 |
| 파이프라인 아키텍춰를 위한 코드 스케쥴링 알고리듬 ( A Code Scheduling Algorithm for Pipelined Architecture ) |
전자공학회논문지 |
1988 |
7 |
0 |
| 머신 독립적인 마이크로코드 자동 생성 ( A Machine Independent Automatic Microcode Generation ) |
대한전자공학회 학술대회 |
1988 |
2 |
0 |
| 마이크로 명령어의 코드 할당 알고리즘 ( A Code Assignment Algorithm for Microinstructions ) |
대한전자공학회 학술대회 |
1988 |
1 |
0 |
| 계층적 논리 회로의 시뮬레이션 ( Simulation for Hierarchical Logic Network ) |
대한전자공학회 학술대회 |
1988 |
0 |
0 |
| 고밀도 PLA 설계를 위한 겹침 알고리즘 ( A Folding Algorithm for Design of High Density PLA's ) |
대한전자공학회 학술대회 |
1988 |
0 |
0 |
| 머신 독립적인 고급 마이크로프로그래밍 언어의 설계 ( The Design of a Machine Independent High Level Microprogramming Language ) |
전자공학회논문지 |
1988 |
13 |
0 |
| 설계 검증을 위한 계층적 및 대화형 설계 규칙 검사 알고리즘 ( A Hierarchical and Interactive Design-Rule Checking Algorithm for Design Verification ) |
대한전자공학회 학술대회 |
1988 |
6 |
0 |
| PLA의 고밀도설계를 위한 논리최소화 알고리즘 - PLA 논리최소화 프로그램 PLAMIN II - ( A Logic Minimization Algorithm for Design of High Density PLA - A PLA Logic minimizer PLAMIN II - ) |
대한전자공학회 학술대회 |
1988 |
3 |
0 |
| 한-일 기계번역 시스템에서 미등록어 최소화 및 사전 크기의 최적화를 위한 형태소 분석 방법에 관한 연구 ( A Study on the Morphological Analysis Method for Minimizing Unregistered-Word and Optimizing Dictionary-Size in the Korean-Japanese Machine Translation System ) |
대한전자공학회 학술대회 |
1988 |
2 |
0 |
| 반도체 RAM의 고장 검출을 위한 테스트 절차 ( A New Test Procedure for Functional Faults in Semiconductor Random Access Memories ) |
대한전자공학회 학술대회 |
1987 |
3 |
0 |
| 문형 패턴과 의미속성을 이용한 한국어-일본어 기계번역 시스템의 설계 ( DESIGN OF A KOREAN-JAPANESE MACHINE TRANSLATION SYSTEM USING SENTENCE PATTERN AND SEMANTIC PROPERTY ) |
대한전자공학회 학술대회 |
1987 |
2 |
0 |
| 상태공간 탐색법에 의한 분산 다중프로세서 시스템에서의 휴리스틱 테스크 할당 알고리즘 ( A heuristic Task Allocation Algorithm in Distributed Multiprocessor Systems Using the State-Space Search Method ) |
대한전자공학회 학술대회 |
1987 |
1 |
0 |
| Lisp을 이용한 게이트 및 기능레벨 시뮬레이션 ( Gate and functional level simulation using Lisp ) |
대한전자공학회 학술대회 |
1987 |
1 |
0 |
| 고밀도 PLA 설계를 위한 단순겹침 알고리즘 ( A simple folding algorithm for design of high density PLAs ) |
대한전자공학회 학술대회 |
1987 |
0 |
0 |
| 고장 검출이 용이한 Domino CMOS PLA 설계 ( Testable Design of Domino CMOS PLA ) |
대한전자공학회 학술대회 |
1987 |
0 |
0 |
| 논리 세기 개념을 이용한 논리 레벨 시뮬레이션 ( Logic Level Simulation Using The Logic Strength Concept ) |
대한전자공학회 학술대회 |
1987 |
0 |
0 |
| 지식 기반 3층 채널 배선 ( Knowledge-Based 3Layer Channel Routing ) |
대한전자공학회 학술대회 |
1987 |
0 |
0 |
| Built-In Self Test 방식에 의한 순서회로의 설계 ( Design of Sequential Circuit Using Built-In Self Test Method ) |
전자공학회논문지 |
1987 |
8 |
0 |
| 한국어-일본어 기계번역 시스템의 수식어 처리와 중문처리 ( Modifiers and Compound Sentences Processing of a Korean-Japanese Machine Translation System ) |
대한전자공학회 학술대회 |
1987 |
5 |
0 |
| Prolog를 이용한 논리회로의 기능적 시뮬레이션 ( Functional Simulation of Logic Circuits by Prolog ) |
대한전자공학회 학술대회 |
1987 |
2 |
0 |
| 순서 CMOS Domino Logic Array의 설계 및 테스트 ( Design and Test of Sequential CMOS Domino Logic Array ) |
대한전자공학회 학술대회 |
1987 |
1 |
0 |
| Date Flow 시스템에서 구조체 분산 처리 방식 ( A Structure Distributed Processing Method in Data Flow Systems ) |
대한전자공학회 학술대회 |
1987 |
1 |
0 |
| 게이트 및 기능 레벨 시뮬레이터 ( A Gate and Functional Level Logic Simulator ) |
대한전자공학회 학술대회 |
1987 |
0 |
0 |
| 테스트가 용이한 순서 CMOS PLA의 설계 ( Design of Easily Testable CMOS Sequential PLAs ) |
대한전자공학회 학술대회 |
1987 |
0 |
0 |
| 테스트가 용이한 순서 CMOS PLA의 설계 ( Testable Design of Sequential NMOS PLAs ) |
대한전자공학회 학술대회 |
1987 |
0 |
0 |
| 효율적인 면적의 제어부 실현을 위한 상태 할당 방법 ( State Assignment Method for Control Part Implementation of Effective-Area ) |
대한전자공학회 학술대회 |
1987 |
0 |
0 |
| Domino CMOS 회로의 고장 시뮬레이터 ( Falut Simulator for Domino CMOS Circuits ) |
대한전자공학회 학술대회 |
1987 |
0 |
0 |
| Time-skews를 고려한 CMOS회로의 테스트 생성 알고리즘 ( Test Generation Algorithm for CMOS Circuits Considering Time-skews ) |
대한전자공학회 학술대회 |
1987 |
0 |
0 |
| 고장검출이 용이한 Built-in Test 방식의 설계 ( Testable Design on the Built In Test Method ) |
전자공학회논문지 |
1987 |
19 |
0 |
| 인공지능 기법을 이용한 배선설계 ( Routing Design by Artificial Intelligence Approach ) |
대한전자공학회 학술대회 |
1987 |
11 |
0 |
| 신드롬 테스트가 용이한 대규모 MOSPLA의 설계 ( Syndrome Testable Design for Large MOSPLA`s ) |
전자공학회논문지 |
1987 |
10 |
0 |
| 고장검출이 용이한 Zipper CMOS 회로의 설계 ( Testable Design for Zipper CMOS Circuits ) |
전자공학회논문지 |
1987 |
7 |
0 |
| 마이크로프로그램의 레지스터 할당을 위한 변수결합 알고리즘 ( A Compatible Variables Scheduling Algorithm for Register Allocation in Microprogram ) |
전자공학회논문지 |
1987 |
12 |
0 |
| CAD Software 개발에 관한 연구 |
특정연구 결과 발표회 논문집 |
1987 |
6 |
0 |
| 마이크로프로그램의 레지스터 할당 알고리즘 ( A Register Allocation of Microprogram ) |
대한전자공학회 학술대회 |
1987 |
1 |
0 |
| Videotex 상호접속을 위한 한국어 - 일본어 기계번역 시스템의 설계 |
대한전자공학회 학술대회 |
1986 |
2 |
0 |
| 테스트가 용이한 CMOS-Domino Logic Array의 설계 |
대한전자공학회 학술대회 |
1986 |
0 |
0 |
| 효율적인 마이크로코드 생성을 위한 Extended Linear Scheduling 알고리즘 |
대한전자공학회 학술대회 |
1986 |
0 |
0 |
| CMOS회로의 고장 검출을 위한 테스트 생성 알고리즘 |
대한전자공학회 학술대회 |
1986 |
0 |
0 |
| NAPLPS와 CAPTAIN System의 상호접속을 위한 화면표시의 변환 |
대한전자공학회 학술대회 |
1986 |
0 |
0 |
| Quad-tree 를 이용한 Cirouit Extractor |
대한전자공학회 학술대회 |
1986 |
0 |
0 |
| Folding 기법을 이용한 고밀도 PLA 설계 ( A Design Method for High Density PLA by Folding Techniques ) |
전자공학회논문지 |
1986 |
12 |
0 |
| 다중고장 테스트가 가능한 PLA설계 ( A Testable PLA's Design for Multiple Faults ) |
전자공학회논문지 |
1986 |
9 |
0 |
| 삼각행렬과 접합블럭을 이용한 마이크로프로그램의 광역적 최적화 ( A Global Compaction of Microprograms Using Triangular Matrices and Junction Blocks ) |
전자공학회논문지 |
1986 |
2 |
0 |
| 에뮬레이터 개발을 위한 중간 마이크로프로그래밍 언어의 변환 ( A Translation of the Intermediate Microprogramming Language for Emulator Development ) |
전자공학회논문지 |
1986 |
10 |
0 |
| 신호선 분할에 의한 2층 채널 배선 알고리즘 ( An Efficient Algorithm for Two-Layer Channel Routing ) |
전자공학회논문지 |
1986 |
2 |
0 |
| Prolog에 의한 순서논리회로의 시뮬레이션 |
대한전자공학회 학술대회 |
1986 |
3 |
0 |
| 고장검출이 용이한 Domino CMOS 회로의 설계 |
대한전자공학회 학술대회 |
1986 |
2 |
0 |
| 고밀도 PLA 설계를 위한 Multiple Folding 알고리즘 |
대한전자공학회 학술대회 |
1986 |
1 |
0 |
| Dimensional Relaxation에 의한 VLSI 배치 |
대한전자공학회 학술대회 |
1986 |
1 |
0 |
| 논리 레벨 시뮬레이터 |
대한전자공학회 학술대회 |
1986 |
0 |
0 |
| 언웨이티드 수 체계를 이용한 벡터회전 연산 프로세서의 설계 |
대한전자공학회 학술대회 |
1986 |
0 |
0 |
| RNS를 이용한 그래픽 데이터 스케일링 ( Graphic Data Scaling with Residue Number Systems ) |
전자공학회논문지 |
1986 |
13 |
0 |
| PLA의 이론최소화를 위한 휴리스틱 알고리즘 - PLA 이론최소화 프로그램 PLAMIN - ( A Heuristic Logic-Minimization Algorithm for Programmable Logic Arrays - PLA Logic-Minimization Program PLAMIN - ) |
전자공학회논문지 |
1986 |
12 |
0 |
| RNS를 이용한 벡터 좌표 회전 연산 프로세서 ( A Vector-Coordinate-Rotation Arithmetic Processor Using RNS ) |
전자공학회논문지 |
1986 |
7 |
0 |
| 수직 , 수평 양 방향을 고려한 심볼릭 레이아웃 컴팩션 알고리즘 ( A Symbolic Layout Compaction Algorithm Considering Both Horizontal and Vertical Directions ) |
대한전자공학회 학술대회 |
1986 |
4 |
0 |
| CMOS회로의 Stuck-Open 고장을 위한 테스트 생성 ( Test Generation for Stuck-Open Faults in CMOS Circuits ) |
대한전자공학회 학술대회 |
1986 |
4 |
0 |
| 고장검출이 용이한 Domino CMOS 회로의 설계 ( A Testable Design for Domino CMOS Circuits ) |
대한전자공학회 학술대회 |
1986 |
1 |
0 |
| 테스트가 용이한 CMOS-Domino Logic Array의 설계 ( The Design of Easily Testable CMOS-Domino Logic Array ) |
대한전자공학회 학술대회 |
1986 |
1 |
0 |
| 효율적인 2층 Switchbox Routing Algorithm ( An Efficient Two-layer Switchbox Routing Algorithm ) |
대한전자공학회 학술대회 |
1986 |
1 |
0 |
| Net의 구조 분석에 의한 Gate Matrix Layout Algorithm ( Gate Matrix Layout Algorithm by Analyzing the Structure of Net ) |
대한전자공학회 학술대회 |
1986 |
1 |
0 |
| PLATO에 의한 논리설계 기법 ( Logic Design Method Using PLATO ) |
대한전자공학회 학술대회 |
1986 |
1 |
0 |
| Quad-tree를 이용한 Circuit Extractor ( A Circuit Extractor Using Quad-tree Data Structure ) |
대한전자공학회 학술대회 |
1986 |
1 |
0 |
| Videotex 상호 접속을 위한 한국어-일본어 기계번역 시스템의 설계 ( Design of Korean-Japanese Machine Translation System for Videotex interconnection ) |
대한전자공학회 학술대회 |
1986 |
1 |
0 |
| 논리 레벨 시뮬레이터 ( A Logic Level Simulator ) |
대한전자공학회 학술대회 |
1986 |
0 |
0 |
| 효율적인 마이크로코드 생성을 위한 Extended Linear Scheduling 알고리즘 ( An Extended Linear Scheduling Algorithm for Effective Microcode Generation ) |
대한전자공학회 학술대회 |
1986 |
0 |
0 |
| CMOS 회로의 고장 검출을 위한 테스트 생성 알고리즘 ( A New Test Generation Algorithm for Detection of Faults in CMOS Circuits ) |
대한전자공학회 학술대회 |
1986 |
0 |
0 |
| NAPLPS와 CAPTAIN System의 상호 접속을 위한 화면표시의 변환 ( A Method for Display Conversion in Interconnection between NAPLPS and CAPTAIN System ) |
대한전자공학회 학술대회 |
1986 |
0 |
0 |
| Residue 수 체계를 이용한 스케일링 프로세서 |
대한전자공학회 학술대회 |
1985 |
0 |
0 |
| Gate Array의 Global Routing 기법 ( A New Global Routing Techniques for Gate Array ) |
전자공학회지 |
1985 |
8 |
0 |
| PLA 설계용 고속 논리최소화 알고리즘 ( Fast Logic Minimization Algorithm for Programmable-Logic-Array Design ) |
전자공학회지 |
1985 |
6 |
0 |
| 컴퓨터 산업의 현황과 전망 |
전자공학회잡지 |
1985 |
28 |
0 |
| VLSI Layout에서의 효율적인 채널 배선 알고리즘 ( An Efficient Channel Routing Algorithm in VLSI Layout ) |
대한전자공학회 학술대회 |
1985 |
15 |
0 |
| 병렬처리시스템에서의 고장감내 알고리즘 ( A Fault-Tolerant Algorithm for Parallel Processor system ) |
대한전자공학회 학술대회 |
1985 |
8 |
0 |
| PLA 설계를 위한 논리함수 최소화 기법 ( A Logic Function Minimization Technique for programmable Logic Array Design ) |
대한전자공학회 학술대회 |
1985 |
5 |
0 |
| VLSI 심볼릭 레이아웃의 그리드선 컴팩션 알고리즘 ( An Algorithm for Grid Line Compaction of VLSI Symbolic Layout ) |
대한전자공학회 학술대회 |
1985 |
5 |
0 |
| 한국어-일본어 기계번역 시스템에 있어서 격패턴에 의한 동사의 의미해석 ( Semantic Analysis of Verbs using Case Patterns in the Korean-Japanese Machine Translation System ) |
대한전자공학회 학술대회 |
1985 |
3 |
0 |
| Rectangular Floor Plan에 대한 효과적인 알고리즘 ( Efficient Algorithm for Rectangular Floor Plan ) |
대한전자공학회 학술대회 |
1985 |
3 |
0 |
| 2의 보수 Bit Sequential Multiplier 의 설계 ( Design of a Two`s Complement Bit Sequential Multiplier ) |
대한전자공학회 학술대회 |
1985 |
2 |
0 |
| Emulator 개발을 위한 중간 Microprogramming 언어의 변환 ( A Translation of Intermediate Microprogramming Language for Emulator Development ) |
대한전자공학회 학술대회 |
1985 |
2 |
0 |
| Prolog 에 의한 논리회로 Description Techniques ( Techniques of Logic-Circuit Description using Prolog ) |
대한전자공학회 학술대회 |
1985 |
2 |
0 |
| 다중고장 검출이 가능하고 부가회로가 적은 Testable PLA 의 설계 ( A Testable PLA`s Design for Multiple Faults with Low Overhead ) |
대한전자공학회 학술대회 |
1985 |
1 |
0 |
| 단층 PWB 배선에 의한 Ordering 알고리즘 ( A Ordering Algorithm for Single-Layer PWB Routing ) |
대한전자공학회 학술대회 |
1985 |
1 |
0 |
| 마이크로 코우드의 루프 콤팩션 알고리즘 ( Loop Compaction Algorithm for Microcode ) |
대한전자공학회 학술대회 |
1985 |
1 |
0 |
| 테스트 패턴 생성이 용이한 VLSI 논리 설계 방식 ( A VLSI Logic Design Structure for Reduction of Test pattern Generation Effort ) |
대한전자공학회 학술대회 |
1985 |
1 |
0 |
| Built-In Self-Test 방식을 사용한 VLSI 논리설계 ( Built-In Self Test Structures for VLSI ) |
대한전자공학회 학술대회 |
1985 |
1 |
0 |
| Domino CMOS 회로의 고장 시뮬레이터 (1) (2) ( Fault Simulator ( 1 ) , ( 2 ) for Domino CMOS Circuits ) |
대한전자공학회 학술대회 |
1985 |
1 |
0 |
| 2층 배선에서의 Via 최소화 알고리즘 ( A Via Minimization Algorithm for Two-Layer Routing ) |
대한전자공학회 학술대회 |
1985 |
0 |
0 |
| 고장 검출이 용이한 대규모 PLA의 설계 ( A Testable Design for Large PLA`s ) |
대한전자공학회 학술대회 |
1985 |
0 |
0 |
| Built-In 방식을 이용한 순서논리 회로의 Testable Design ( Testable Design of Sequential circuit using Built-In Test Technique ) |
대한전자공학회 학술대회 |
1985 |
0 |
0 |
| CMOS 회로의 타이밍 시뮬레이터 ( A Timing Simulator for CMOS Circuits ) |
대한전자공학회 학술대회 |
1985 |
0 |
0 |
| CMOS PLA 설계 및 Stuck-Open 고장 검출 ( A Simplified CMOS PLA and Stuck-Open Faults Detection ) |
대한전자공학회 학술대회 |
1985 |
0 |
0 |
| CMOS PLA 의 Stuck-Open 고장에 대한 테스트 생성 ( Test Generation for Stuck-Open Faults in CMOS PLA ) |
대한전자공학회 학술대회 |
1985 |
0 |
0 |
| CMOS-Domino Logic Array ( CLA ) |
대한전자공학회 학술대회 |
1985 |
0 |
0 |
| Gate Matrix Layout 의 Compaction Algorithm ( Compaction Algorithm for Gate Matrix Layout ) |
대한전자공학회 학술대회 |
1985 |
0 |
0 |
| HLML Compiler에서의 마이크로 코우드 최적화 기법 ( Microcode Compaction Algorithm on Compiler of HLML ) |
대한전자공학회 학술대회 |
1985 |
0 |
0 |
| PLA Folding을 위한 휴리스틱 알고리즘 ( A Heuristic Algorithm for PLA Folding ) |
대한전자공학회 학술대회 |
1985 |
0 |
0 |
| Residue 수 체계를 이용한 스케일링 프로세서 ( A Scaling processor using Residue Number System ) |
대한전자공학회 학술대회 |
1985 |
0 |
0 |
| CMOS 회로의 테스트 생성 알고리즘 ( A Test Generation Algorithm for CMOS Circuits ) |
전자공학회지 |
1984 |
1 |
0 |
| 테스트 용이성을 고려한 VLSI 설계 방식 |
전자공학회잡지 |
1984 |
8 |
0 |
| CMOS Complex Gates의 테스트 생성 알고리즘 ( A Test Generation Algorithm for CMOS Complex Gates ) |
전자공학회지 |
1984 |
4 |
0 |
| LSI의 Layout CAD에 관한 연구 - 자동 배치 프로그램 개발 - ( A Study on Layout CAD of LSI ) |
전자공학회지 |
1984 |
8 |
0 |
| 다층 LSI에 있어 Single-Row Routing Algorithm ( Single-Row Routing Algorithm in Multilayer LSI ) |
전자공학회지 |
1984 |
7 |
0 |
| Test 용이성을 고려한 LSI/VLSI 논리설계방식과 Programmable Logic Array에의 응용 ( A LSI/VLSI Logic Design Structure for Testability and its Application to Programmable Logic Array Design ) |
전자공학회지 |
1984 |
12 |
0 |
| Local Microprogram의 병렬 수행의 최대화 ( Maximal Parallelism in Local Microprogram ) |
전자공학회지 |
1984 |
1 |
0 |
| Microprogrammed 디지털 시스템의 제어 기억 용량의 최소화 ( Minimization of the Capacity of Control Memory in Microprogrammed Digital Systems ) |
전자공학회지 |
1984 |
1 |
0 |
| Cubic Map을 이용한 PLA 계산용 논리함수 최소화 ( A Method to Minimize Logic Function Using Cubic Map for Programmable Logic Arrays ) |
대한전자공학회 학술대회 |
1984 |
3 |
0 |
| 디지털 제어 시스템의 적응 극점 배치 알고리즘 ( Adaptive Pole Assignment Algorithm for Digital Control Systems ) |
대한전자공학회 학술대회 |
1984 |
2 |
0 |
| 겹칩 방법에 의한 고밀도 PLA 설계 알고리즘 ( High Density Programmable-Logic-Array Design Algorithm by Folding Method ) |
대한전자공학회 학술대회 |
1984 |
1 |
0 |
| 논리함수 간단화를 위한 Cube Table 방법 ( A Cube Table Method for Simplifying Logic Functions ) |
대한전자공학회 학술대회 |
1984 |
1 |
0 |
| 연결 그래프를 이용한 CMOS 논리회로의 테스트 생성 알고리즘 ( Test Generation Algorithm for CMOS Logic Circuits Using Connection Graph ) |
대한전자공학회 학술대회 |
1984 |
1 |
0 |
| 테스트가 용이한 PLA 설계방식과 테스트 생성 ( Easily Testable Design and Test Generation for PLA`s ) |
대한전자공학회 학술대회 |
1984 |
1 |
0 |
| 효율적인 논리분할 알고리즘과 Polycell LSI에의 적용 ( An Efficient Logic partitioning Algorithm and Its Application for Polycell LSI ) |
대한전자공학회 학술대회 |
1984 |
1 |
0 |
| 고속처리 시스템의 구성에 의한 마이크로프로그램의 국소적 최적화 ( Local Optimization of Microprograms by Using a High Speed Processing System ) |
대한전자공학회 학술대회 |
1984 |
0 |
0 |
| 마이크로 프로그램의 광역적 최적화 기법 ( A Technique of Global Optimization in Microprograms ) |
대한전자공학회 학술대회 |
1984 |
0 |
0 |
| 부가회로가 간단한 PLA의 Testable Design ( An Easily Testable Design of PLA`s with Simple Additional Circuits ) |
대한전자공학회 학술대회 |
1984 |
0 |
0 |
| 신호선 순서 할당에 의한 채널 배선 알고리즘 ( An Ordering Assignment Algorithm for Channel Routing ) |
대한전자공학회 학술대회 |
1984 |
0 |
0 |
| Built-In Test 방식을 이용한 Programmable Logic Array의 Testable Design ( Programmable Logic Array Testable Design Using Built-In Test Technique ) |
대한전자공학회 학술대회 |
1984 |
0 |
0 |
| Delay Testing의 용이성을 고려한 Sequential PLA의 Testable Design ( Testable Design of Sequential PLA ` s Including Delay Testing ) |
대한전자공학회 학술대회 |
1984 |
0 |
0 |
| Domino CMOS에 있어서 Time Skew를 고려한 고정검출방법 ( Fault Detection Method Considering Time Skews in Domino CMOS ) |
대한전자공학회 학술대회 |
1984 |
0 |
0 |
| Fault Tolerant 분산 다중 프로세서 시스템의 설계 ( Design of a Fault Tolerant Distributed Multiprocessor System ) |
대한전자공학회 학술대회 |
1984 |
0 |
0 |
| Horizontal Machine의 구성에 의한 마이크로프로그램의 Local Compaction ( Local Compaction of Microprogram by Constructing a Horizontal Machine ) |
대한전자공학회 학술대회 |
1984 |
0 |
0 |
| Token-Passing Access Control 기법을 사용한 비동기 시분할 다중화 Global Bus Model ( An Asynchronous TDM Global Bus Model Using Token-Passing Access Control Technique ) |
대한전자공학회 학술대회 |
1984 |
0 |
0 |
| 초등함수 연산用 VLSI Processor |
대한전자공학회 학술대회 |
1983 |
0 |
0 |
| LSI연산 프로세서용 승산 알고리즘 ( A Multiplication Algorithm for Large-Scale-Integrated Arithmetic Processors ) |
대한전자공학회 학술대회 |
1983 |
4 |
0 |
| Test 용이성을 고려한 LSI / VLSI 논리설계방식과 Programmable Logic Array에의 응용 ( A LSI / VlSI Logic Design Structure for Testability and Its Application To Programmable Logic Array Design ) |
대한전자공학회 학술대회 |
1983 |
4 |
0 |
| PLA 설계용 논리 최소화 알고리즘 ( Fast Logic Minimization Algorithm for Programmable Logic Array Design ) |
대한전자공학회 학술대회 |
1983 |
1 |
0 |
| 검사가 용이한 PLA의 설계와 함수 독립적인 Test 생성 ( Easily Testable PLA Design and Function Independent Test Generation ) |
대한전자공학회 학술대회 |
1983 |
0 |
0 |
| 마이크로 프로그램을 사용한 디지털 시스템의 제어기억용량의 최소화 ( Minimization of Control Memory in Microprogrammed Digital Systems ) |
대한전자공학회 학술대회 |
1983 |
0 |
0 |
| LSI의 Layout CAD에 있어서의 배선 혼잡도를 고려한 배치 문제 ( A Placement Problem with Wire Congestion in LSI Layout CAD ) |
전자공학회지 |
1982 |
6 |
0 |
| ULA의 Layout CAD ( Layout Algorithm for Uncommitted Logic Array ) |
대한전자공학회 학술대회 |
1982 |
0 |
0 |
| 1. Linear Feedback Shift Register를 利用한 Complex Integrated Circuits의 Testable Design |
대한전자공학회 학술대회 |
1981 |
0 |
0 |
| 10. 故障檢出이 용이한 理論回路 設計에 관한 연구 |
대한전자공학회 학술대회 |
1981 |
0 |
0 |
| 11. 多値 I²L multithreshold 回路에 關한 硏究 |
대한전자공학회 학술대회 |
1981 |
0 |
0 |
| 12. Totally Self - Checking Asynchronous Sequential Machine의 設計에 關한 硏究 |
대한전자공학회 학술대회 |
1981 |
0 |
0 |
| Test 가 용이한 PLA의 설계 |
대한전자공학회 학술대회 |
1981 |
19 |
0 |
| 고장검출이 용이한 논리회로 설계에 관한 연구 |
대한전자공학회 학술대회 |
1981 |
2 |
0 |
| 다치 I2L multithreshold 회로에 관한 연구 |
대한전자공학회 학술대회 |
1981 |
2 |
0 |
| 다치다수결함수 ( Multiple-VAlued Majority Funtions ) |
대한전자공학회 학술대회 |
1981 |
1 |
0 |
| Linear Feedback Shift Resister를 이용한 Complex Integrated Circuits의 Testable Design |
대한전자공학회 학술대회 |
1981 |
1 |
0 |
| Totally Self-Checking Asynchronous Sequential Machine의 설계에 관한 연구 |
대한전자공학회 학술대회 |
1981 |
0 |
0 |
| 칼라텔레비젼의 산업에의 응용 |
전자공학회잡지 |
1980 |
3 |
0 |
| 3-VALUED 논리함수의 MINIMIZATION에 관한 연구 |
대한전자공학회 학술대회 |
1980 |
2 |
0 |
| 다치Switching회로의 Hazard 분석 및 검출 ( Hazard Analysis and Detection in Multi-Valued Switching Circuit ) |
대한전자공학회 학술대회 |
1980 |
1 |
0 |
| Incompletely Specified Sequential Machine의 State Minimization |
대한전자공학회 학술대회 |
1979 |
2 |
0 |
| HAzard-Free 다치 논리회로 |
대한전자공학회 학술대회 |
1978 |
4 |
0 |
| Ternary I2L 회로의 설계 |
대한전자공학회 학술대회 |
1978 |
0 |
0 |
| 전탁의 기본회로 |
전자공학회잡지 |
1974 |
11 |
0 |
| 전탁의 기본회로 |
전자공학회잡지 |
1974 |
4 |
0 |
| 삼치전가산기의 구성 ( Construction of a Ternary Full-Adder ) |
전자공학회지 |
1974 |
13 |
0 |
| 전압-시간변환회로 |
대한전자공학회 학술대회 |
1974 |
2 |
0 |
| 부성저항 말티바이브레이터의 안정점 설정과 동작안정화 ( Stable Point Setting in Negative-Resistance Multivibrator Designs ) |
전자공학회지 |
1973 |
8 |
0 |
| 3치 전가산기 |
대한전자공학회 학술대회 |
1973 |
1 |
0 |
| 쇼트키-배리어 다이오드와 터넬다이오드를 사용한 전가산기 ( A Full Adder Using Schottky-Barrier Diodes and a Tunnel Diode ) |
전자공학회지 |
1972 |
18 |
0 |
| 고속시간분석회로 |
전자공학회지 |
1970 |
2 |
0 |