본문 바로가기

강성호 (Sungho Kang)

소속기관
Yonsei University
소속부서
-
직급
-
ORCID
-
연구경력
-

주요 연구분야

  • 공학 > 전자/정보통신공학 TOP 10%
  • 공학 > 컴퓨터학

저자의 연구 키워드

저자가 작성한 논문들의 주요 키워드입니다.

저자의 연구 키워드
#3D memory
#3D-IC test
#ant colony optimization
#ATE
#automatic test equipment
#burst clock controller
#channel sharing
#clustered TSV faults
#component
#Diagnostic
#Flash Transition Layer
#IEEE std. 1500
#Memory BIST
#memory test
#Multi-site test
#NAND Flash
#NAND flash-memory
#power reduction
#probe card
#quasi-random generation
#reduce pin count testing
#reliability testing
#scan chain swapping
#Test Algorithm
#test data compression
#test scheduling
#three-dimensional integrated circuit
#through silicon via
#timing formatter
#TSV repair

저자의 논문 현황

연도별 상세보기를 클릭하시면 연도별 이용수·피인용수 상세 현황을 확인하실 수 있습니다.
피인용수는 저자의 논문이 DBpia 내 인용된 횟수이며, 실제 인용된 횟수보다 적을 수 있습니다.
  • 논문수170건
  • 발행기간1987 ~ 2017
  • 이용수4,743회
  • 피인용수3회

논문제목를 인용한 논문목록입니다.

  • 피인용 논문 제목
    • 피인용 논문 저자
게시판 목록
논문명 저널명 발행연도 이용수 피인용수
Low Cost Endurance Test-pattern Generation for Multi-level Cell Flash Memory JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 2017 19 0
NTV 회로의 온도 편차와 테스트 신뢰성에 관한 고찰 대한전자공학회 학술대회 2015 9 0
KRAFT: K-associative Relative Addressing Flash Transition Layer ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications 2015 13 0
3D IC를 위한 스캔 셀 재배열을 이용한 저전력 테스트 방법 한국통신학회 학술대회논문집 2015 20 0
3D IC 를 위한 저전력 스캔 체인 배열 방법 한국통신학회 학술대회논문집 2015 18 0
P1838 표준의 Memory BIST를 재활용 한 3차원으로 적층 된 플랫 메모리 자체 테스트 기법 한국통신학회 학술대회논문집 2015 15 0
커버리지 기반 검증을 위한 이행 검증 패턴 생성 방법에 관한 연구 한국통신학회 학술대회논문집 2015 11 0
BRANCH 단일 분석기의 ROS 최적화 방안 한국통신학회 학술대회논문집 2015 6 0
실시간 트레이스 버퍼를 이용한 효율적 하드웨어 디버그 압축 기법 한국통신학회 학술대회논문집 2015 3 0
스패어 메모리를 이용한 최소 면적의 BIRA 알고리즘 대한전자공학회 학술대회 2013 37 0
하드웨어 크기를 줄이기 위한 최적화된 CAM 구조를 가지는 BIRA 알고리즘 대한전자공학회 학술대회 2013 21 0
Efficient TSV repair method for 3D memories 대한전자공학회 ISOCC 2013 17 0
Test Scheduling Using Ant Colony Optimization for 3D Integrated Circuits 대한전자공학회 ISOCC 2013 15 0
An Efficient RPCT (Reduced Pin Count Testing) based on Test Data Compression using Burst Clock Controller in 3D-IC 대한전자공학회 ISOCC 2013 5 0
Scan chain swapping using TSVs for test power reduction in 3D-IC 대한전자공학회 ISOCC 2013 5 0
Efficient Multi-site Testing Using ATE Channel JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 2013 29 0
IEEE 1500 표준 기반의 효율적인 프로그램 가능한 메모리 BIST 전자공학회논문지 2013 65 0
Integration of Dual Channel Timing Formatter System for High Speed Memory Test Equipment 대한전자공학회 ISOCC 2012 11 0
A Timing Formatter Atrchitecture for High Speed Memory Test 대한전자공학회 ISOCC 2012 7 0
Dual Channel Timing Formatter for High Speed Memory Test 대한전자공학회 ISOCC 2012 7 0
더보기