본문 바로가기

이종덕 (J. D. Lee)

소속기관
서울대학교
소속부서
-
직급
-
ORCID
-
연구경력
-

주요 연구분야

  • 공학 > 전자/정보통신공학 TOP 10%

저자의 연구 키워드

저자가 작성한 논문들의 주요 키워드입니다.

저자의 연구 키워드
-

저자의 논문 현황

연도별 상세보기를 클릭하시면 연도별 이용수·피인용수 상세 현황을 확인하실 수 있습니다.
피인용수는 저자의 논문이 DBpia 내 인용된 횟수이며, 실제 인용된 횟수보다 적을 수 있습니다.
  • 논문수130
  • 발행기간1976 ~ 2010
  • 이용수2,231
  • 피인용수1

논문제목를 인용한 논문목록입니다.

  • 피인용 논문 제목
    • 피인용 논문 저자
게시판 목록
논문명 저널명 발행연도 이용수 피인용수
3차원 적층형 낸드 플래시 메모리에서의 인접 셀 간 수직 누화 현상 대한전자공학회 학술대회 2010 223 0
3차원 적층형 낸드 플래시 메모리에서의 인접 셀 간 수직 누화 현상 대한전자공학회 학술대회 2010 30 0
Study on Selective Wet Etching of Silicon Germanium 대한전자공학회 학술대회 2009 59 0
실리콘 게르마늄의 선택적 습식 식각에 대한 연구 대한전자공학회 학술대회 2009 14 0
채널 길이와 도핑 농도에 따른 낸드 플래시 메모리 소자의 결합비 의존성 연구 대한전자공학회 학술대회 2008 56 0
Unselected Bit-line Potential Boosting Effect in Stacked Vertical Channel NOR Flash Memory 대한전자공학회 학술대회 2008 25 0
DG-SET 성능 향상을 위한 공정 방법 대한전자공학회 학술대회 2008 12 0
SOI (Silicon-on-Insulator) 기반의 비휘발성 메모리 소자의 부분공핍 및 완전공핍 상태에서의 프로그램 효율 대한전자공학회 학술대회 2008 25 0
SOI (Silicon-on-Insulator) 기반의 비휘발성 메모리 소자의 부분공핍 및 완전공핍 상태에서의 프로그램 효율 대한전자공학회 학술대회 2008 2 0
OTFT 소자의 문턱 전압 및 이동도 추출 방법 대한전자공학회 학술대회 2007 30 0
Design of 10 ㎚ FinFETs with Gate-to-Source/Drain Underlap Structure 대한전자공학회 학술대회 2007 18 0
20 ㎚ 급 소자 제작을 위한 sidewall spacer patterning 공정 대한전자공학회 학술대회 2007 17 0
PVP 단일막을 이용한 유기 박막 트랜지스터에서의 이력현상 최소화 조건에 대한 연구 대한전자공학회 학술대회 2007 10 0
교차 박막 소자의 게이트-소오스 중첩 영역이 균일성에 미치는 영향 대한전자공학회 학술대회 2007 7 0
수직 채널을 갖는 4-비트 SONOS 노어 플래시 메모리 대한전자공학회 학술대회 2007 7 0
SOI 기판 상에 구현된 플래시 메모리의 구현 조건에 대한 프로그램 동작 효율의 의존성 대한전자공학회 학술대회 2007 6 0
2-bit/cell Folded Split Gate Flash Memory의 제작 방법 대한전자공학회 학술대회 2007 5 0
2-bit Recessed Channel SONOS Memory with Vertical Split Gate Structure 대한전자공학회 학술대회 2007 2 0
2-bit/Cell Split Gate Flash Memory with Double Gate ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications 2007 113 0
신뢰성 있는 동작을 위한 수직 구조 플래시 메모리의 공정 및 전압 조건의 최적화 연구 대한전자공학회 학술대회 2007 36 0
더보기