본문 바로가기

신용철 (Y.C.Shin)

소속기관
대한전자공학회
소속부서
-
직급
-
ORCID
-
연구경력
-

주요 연구분야

  • 공학 > 전자/정보통신공학

저자의 연구 키워드

저자가 작성한 논문들의 주요 키워드입니다.

저자의 연구 키워드
-

저자의 논문 현황

연도별 상세보기를 클릭하시면 연도별 이용수·피인용수 상세 현황을 확인하실 수 있습니다.
피인용수는 저자의 논문이 DBpia 내 인용된 횟수이며, 실제 인용된 횟수보다 적을 수 있습니다.
  • 논문수27
  • 발행기간1972 ~ 1993
  • 이용수108
  • 피인용수0

논문제목를 인용한 논문목록입니다.

  • 피인용 논문 제목
    • 피인용 논문 저자
게시판 목록
논문명 저널명 발행연도 이용수 피인용수
전기통신 사업체의 변천 전자공학회지 1993 4 0
고밀도 PLA 설계를 위한 알고리즘 및 Graphic 기법의 개발 대한전자공학회 학술대회 1990 0 0
고밀도 Pla 설계를 위한 알고리즘 및 Graphic 기법의 개발 ( The Development of Algorithms and Graphic Techniques for Design of High Density PLAs ) 대한전자공학회 학술대회 1990 0 0
펄스-스퍼팅 다중화에 의한 웨이팅 타임 지터에 관한 연구 ( A Study on the Waiting Time jitter Due to Pulse-Stuffing Multiplexing ) 대한전자공학회 학술대회 1990 0 0
냉각방법에 의한 감온자성체의 큐리온도 조정에 관한 연구 ( The Study on Controling Curie Temperature for the Temperature-sensitive Magnetic Materical at Colling Method ) 대한전자공학회 학술대회 1988 4 0
게이트 및 기능 레벨 시뮬레이터 ( A Gate and Functional Level Logic Simulator ) 대한전자공학회 학술대회 1987 0 0
고밀도 PLA 설계를 위한 Multiple Folding 알고리즘 대한전자공학회 학술대회 1986 1 0
논리 레벨 시뮬레이터 대한전자공학회 학술대회 1986 0 0
고밀도 PLA 설계를 위한 Multiple Folding 알고리즘 ( A Multiple Folding Algorithm for High Density PLAs Design ) 대한전자공학회 학술대회 1986 2 0
PLATO에 의한 논리설계 기법 ( Logic Design Method Using PLATO ) 대한전자공학회 학술대회 1986 1 0
논리 레벨 시뮬레이터 ( A Logic Level Simulator ) 대한전자공학회 학술대회 1986 0 0
CMOS 회로의 타이밍 시뮬레이터 대한전자공학회 학술대회 1985 0 0
CMOS PLA의 Stuck-open 故障에 대한 테스트 生成 대한전자공학회 학술대회 1985 0 0
PLA 설계를 위한 논리함수 최소화 기법 ( A Logic Function Minimization Technique for programmable Logic Array Design ) 대한전자공학회 학술대회 1985 5 0
Domino CMOS 회로의 고장 시뮬레이터 (1) (2) ( Fault Simulator ( 1 ) , ( 2 ) for Domino CMOS Circuits ) 대한전자공학회 학술대회 1985 1 0
CMOS 회로의 타이밍 시뮬레이터 ( A Timing Simulator for CMOS Circuits ) 대한전자공학회 학술대회 1985 0 0
CMOS PLA 의 Stuck-Open 고장에 대한 테스트 생성 ( Test Generation for Stuck-Open Faults in CMOS PLA ) 대한전자공학회 학술대회 1985 0 0
PLA Folding을 위한 휴리스틱 알고리즘 ( A Heuristic Algorithm for PLA Folding ) 대한전자공학회 학술대회 1985 0 0
Domino CMOS에 있어서 Time Skew를 考慮한 故障檢出方法 대한전자공학회 학술대회 1984 0 0
연결 그래프를 이용한 CMOS 논리회로의 테스트 생성 알고리즘 ( Test Generation Algorithm for CMOS Logic Circuits Using Connection Graph ) 대한전자공학회 학술대회 1984 1 0
더보기