본문 바로가기

이인학 (In-Hack Lee)

소속기관
삼성전자
소속부서
-
직급
-
ORCID
-
연구경력
-

주요 연구분야

  • 공학 > 전자/정보통신공학

저자의 연구 키워드

저자가 작성한 논문들의 주요 키워드입니다.

저자의 연구 키워드
-

저자의 논문 현황

연도별 상세보기를 클릭하시면 연도별 이용수·피인용수 상세 현황을 확인하실 수 있습니다.
피인용수는 저자의 논문이 DBpia 내 인용된 횟수이며, 실제 인용된 횟수보다 적을 수 있습니다.
  • 논문수15
  • 발행기간1990 ~ 2006
  • 이용수22
  • 피인용수0

논문제목를 인용한 논문목록입니다.

  • 피인용 논문 제목
    • 피인용 논문 저자
게시판 목록
논문명 저널명 발행연도 이용수 피인용수
Sub-65㎚ CMOS 공정에서 SOC(System On a Chip) 설계를 위한 통계적 SPICE Model 구현방법연구 대한전자공학회 학술대회 2006 9 0
Built-In 자체 테스트 기법을 이용한 비디오램의 효율적인 고장 검출 ( Efficient Fault Detection for Video RAMs Using Built-In Self-Testing Techniques ) 대한전자공학회 학술대회 1994 2 0
BiCMOS 회로에서의 Stuck-open 고장 검출을 위한 테스터블 설계 ( Testable Design for Detection of Stuck-open Faults in BiCMOS Circuits ) 대한전자공학회 학술대회 1994 1 0
BiCMOS 회로에서의 Stuck-open 고장 검출을 위한 테스터블 설계 대한전자공학회 학술대회 1994 0 0
Built-In 자체 테스트 기법을 이용한 비디오램의 효율적인 고장 검출 대한전자공학회 학술대회 1994 0 0
역방향 마스크 기법에 의한 고속 경로 지연고장 시뮬레이션 ( High-Speed Path Delay Fault Simulation by a Backward Masking Technique ) 대한전자공학회 학술대회 1994 1 0
역방향 마스크 기법에 의한 고속 경로 지연고장 시뮬레이션 대한전자공학회 학술대회 1994 0 0
임계경로 추적을 이용한 VLSI회로의 지연 테스트 생성 알고리듬 ( A Delay Test Generation Algorithm for VLSI Circuits using the Critical Path Tracing ) 대한전자공학회 학술대회 1993 2 0
경로대수를 이용한 CMOS 회로의 혼합레벨 테스트 생성 대한전자공학회 학술대회 1993 1 0
경로대수를 이용한 CMOS 회로의 혼합레벨 테스트 생성 ( Mixed-level Test Generation for CMOS Circuits using Path Algebra ) 대한전자공학회 학술대회 1993 0 0
임계경로 추적을 이용한 VLSI회로의 지연 테스트 생성 알고리듬 대한전자공학회 학술대회 1993 0 0
1-out-of-n 코드의 CMOS 완전자체검증 검사기 설계 대한전자공학회 학술대회 1993 1 0
1-out-of-n 코드의 CMOS 완전자체검증 검사기 설계 ( Design of CMOS Totally Self-Checking Checkers for 1-out-of-n Codes ) 대한전자공학회 학술대회 1993 0 0
Boundary 스캔 구조를 이용한 효율적인 테스트 패턴 인가 방식 ( An Efficient Test Pattern Application Method Using Boundary-Scan Architecture ) 대한전자공학회 학술대회 1993 1 0
[특집/90년대의 통신기술]'90년도 통신정책방향 텔레콤 1990 4 0