본문 바로가기

윤빈영 (Bin Yeong Yoon)

소속기관
한국전자통신연구원
소속부서
-
직급
책임연구원
ORCID
-
연구경력
-

주요 연구분야

  • 공학 > 전자/정보통신공학
  • 공학 > 컴퓨터학

저자의 연구 키워드

저자가 작성한 논문들의 주요 키워드입니다.

저자의 연구 키워드
-

저자의 논문 현황

연도별 상세보기를 클릭하시면 연도별 이용수·피인용수 상세 현황을 확인하실 수 있습니다.
피인용수는 저자의 논문이 DBpia 내 인용된 횟수이며, 실제 인용된 횟수보다 적을 수 있습니다.
  • 논문수19
  • 발행기간1989 ~ 2015
  • 이용수367
  • 피인용수0

논문제목를 인용한 논문목록입니다.

  • 피인용 논문 제목
    • 피인용 논문 저자
게시판 목록
논문명 저널명 발행연도 이용수 피인용수
고확장성과 고가용성을 지원하는 Transport SDN 기술 동향 한국통신학회지(정보와통신) 2015 108 0
PCE를 이용한 Transport SDN 기술 연구 대한전자공학회 학술대회 2014 25 0
개방형 가상인프라 실현을 위한 캐리어급 SDN 핵심기술 한국통신학회지(정보와통신) 2014 153 0
고성능 SAR 소자를 사용한 VC merging 장치 개발 ( VC merging equipment using a SAR device with high performance ) 한국통신학회논문지 2001 23 0
ATM 망에서 에러 성능 분석 ( Analysis of Error Performance in ATM networks ) 한국통신학회 학술대회논문집 1997 10 0
ATM망에서 에러성능 분석 ( Analysis of Error Performance in ATM Networks ) 대한전자공학회 학술대회 1997 0 0
신경 회로망을 이용한 통신 경로 선정 방법 ( A Routing Algorithm of Communication Traffic Using a Neural Network ) 한국통신학회 학술대회논문집 1996 13 0
신경 회로망을 이용한 통신 경로 설정 방법 ( A Routing Algorithm of Communication Traffic Using a Neural Network ) 대한전자공학회 학술대회 1996 0 0
비트 교직 검사를 이용한 ATM 망의 물리층 오류 성능 감시 및 평가 대한전자공학회 학술대회 1995 1 0
비트 교직 검사를 이용한 ATM 망의 물리층 오류 성능감시 및 평가 ( Error Performance Monitoring and Evaluation with the Bit Interleaved Parity in the Physical Layer of ATM Networks ) 대한전자공학회 학술대회 1995 0 0
ATM 교환기의 중계선 정합 기능 구현 ( Implementation of Network Node Interface for the ATM Switching System ) 한국통신학회 학술대회논문집 1995 6 0
ATM VP 교환기의 중저속가입자 정합 구조연구 ( Study on the structure of ATM VP switch for DS3 and DSIE Subscribers ) 대한전자공학회 학술대회 1994 1 0
ATM 가입자 정합 물리 계층 기능 구현 한국통신학회 학술대회논문집 1994 0 0
ATM 가입자 정합 물리계층 기능 구현 ( Implementation of ATM-UNI Physical Layer ) 한국통신학회 학술대회논문집 1994 17 0
ATM 셀헤더의 HEC 계산 및 에러수정에 관한 병렬처리 방법 한국통신학회 학술대회논문집 1992 1 0
ATM 셀헤더의 HEC 계산 및 에러수정에 관한 병렬처리 방법 ( Parallel Implementation of HEC Generation and Error Correction of ATM Cell Header ) 한국통신학회 학술대회논문집 1992 3 0
기억소자속의 Soft Error 검출 및 수정회로 설계 ( On-Chip Ecc Circuit Design for Soft Error in Dram ) 대한전자공학회 학술대회 1990 5 0
기억소자속의 Soft Error 검출 및 수정회로 설계 대한전자공학회 학술대회 1990 1 0
기억소자의 Multiple Soft Errors 검출 및 수정을 위한 내장가능한 MSECC 회로설계 ( On-Chip MSECC circuit design for multiple soft errors of memory device ( DRAM ) ) 대한전자공학회 학술대회 1989 0 0