본문 바로가기

신형철 (Hyungcheol Shin)

소속기관
서울대학교
소속부서
전기정보공학부
직급
-
ORCID
-
연구경력
-

주요 연구분야

  • 공학 > 전자/정보통신공학 TOP 5%

저자의 연구 키워드

저자가 작성한 논문들의 주요 키워드입니다.

저자의 연구 키워드
-

저자의 논문 현황

연도별 상세보기를 클릭하시면 연도별 이용수·피인용수 상세 현황을 확인하실 수 있습니다.
피인용수는 저자의 논문이 DBpia 내 인용된 횟수이며, 실제 인용된 횟수보다 적을 수 있습니다.
  • 논문수70
  • 발행기간1987 ~ 2016
  • 이용수2,850
  • 피인용수0

논문제목를 인용한 논문목록입니다.

  • 피인용 논문 제목
    • 피인용 논문 저자
게시판 목록
논문명 저널명 발행연도 이용수 피인용수
SOI Nanowire FET에서 Insulator 두께에 따른 Self Heating 효과 분석 대한전자공학회 학술대회 2016 41 0
Nanowire FET에서 채널과 기판 사이 산화막 두께와 도핑에 따른 GIDL 분석 대한전자공학회 학술대회 2016 30 0
Intrinsic Gate Delay를 고려한 Nanowire-FET에서의 채널 간 간격 분석 대한전자공학회 학술대회 2016 17 0
수직 구조 나노와이어 펫의 구조적 특징에 따른 기생 커패시턴스 성분 및 RC 지연 분석 대한전자공학회 학술대회 2016 16 0
Fin 두께에 따른 Bulk FinFET의 IV 특성 분석 대한전자공학회 학술대회 2015 45 0
Planar MOSFET에서 측정을 통한 기생 커패시턴스 추출 방법 대한전자공학회 학술대회 2015 31 0
도핑 농도에 따른 유전율 변화를 고려한 실리콘 내부의 단일 트랩에 의한 전계변화 대한전자공학회 학술대회 2015 19 0
Si Bulk-FinFET의 게이트 길이 감소에 따른 비이상적인 커패시턴스-전압 특성 분석 대한전자공학회 학술대회 2015 18 0
MOSFET에서 트랩의 전계와 SRH 전류 변화에 따른 TAT GIDL 전류 변화 분석 및 검증 대한전자공학회 학술대회 2015 12 0
Strain 기술과 계면 결함에 따른 nFinFET의 커패시턴스-전압 특성 분석 대한전자공학회 학술대회 2015 9 0
Planar MOSFET에서 측정을 통한 순수한 Gate Induced Drain Leakage (GIDL) 추출 방법 대한전자공학회 학술대회 2015 127 0
Si₁-xGex p-FinFET에서 주된 누설 전류의 메커니즘 분석 대한전자공학회 학술대회 2015 57 0
정확환 Field Enhancement Factor를 고려하여 트랩 종류에 따른 트랩사이 거리 추출 대한전자공학회 학술대회 2015 49 0
실리콘 내부에 있는 slow trap에 의한 TAT 전류 변화 분석 대한전자공학회 학술대회 2015 46 0
GIDL 전류 RTN을 발생시키는 트랩 특성에 대한 통계적 분석 대한전자공학회 학술대회 2015 46 0
MOSFET I-V 그래프에서 단일트랩이 GIDL current에 미치는 영향분석 대한전자공학회 학술대회 2015 46 0
시뮬레이션을 통한 MOSFET 산화막 내부트랩의 영향 비교분석 대한전자공학회 학술대회 2015 45 0
n-FinFET과 p-FinFET의 스페이서 길이에 따른 충돌이온화 특성 비교 대한전자공학회 학술대회 2015 41 0
7nm bulk FinFET에서 Via 높이에 따른 Self Heating 효과 분석 대한전자공학회 학술대회 2015 36 0
I/O FinFET에서 로컬도핑에 대한 고온캐리어 열화 효과 분석 대한전자공학회 학술대회 2015 28 0
더보기