메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문은VLIW(Very Long Instruction Word) 시스템에 대한 바이패스 메카니즘의 복잡한 문제와 그 프로세서의 파이프라인 구조와의 관계에 관한 설계를 서술한다. 여기서는 VLIW 시스템에서 다루워지는 세가지 분류, 즉 하드웨어 문제, 컴파일러 최적화 기법, 병렬처리 알고리즘을 이용한 병렬 컴퓨터로의 응용 분야 중 기본 설계 단계인 파이프라인 구조 설계에 중점을 두고 다중의 처리 단위(functional unit)를 가진 프로세서의 문맥에 대한 전형적인 RISC 형태의 파이프라인 구조와 비교해보기로 하겠다. 또한, 파이프라인 data hazard를 해결하기 위한 다양한 바이패싱 기법의 수행 효과와 프로세서 순환 주기에 관한 그것들의 효과에 대해 서술할 것이다.

목차

요약

1. 서론

2. VLIW 시스템의 개요

3. VIPER의 일반적인 구조

4. 파이프라인 구조와 바이패싱

5. 바이패싱의 상호연결 네트워크

6. 결론

7. 참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017900782