메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 지연고장 테스트를 위한 효율적인 Boundary 스캔 셀을 설계하고 테스트 패턴 인가 시간을 줄임으로써 전체 테스트 시간을 줄이도록 한다. 제안된 방식은 지연 고장 테스트시 필요한 초기화 패턴과 테스트 패턴을 저장하기 위한 레지스터를 설계하고 동시에 두 개의 테스트패턴을 인가시킴으로써 테스트 인가 시간을 줄인다. 즉, 초기화 패턴은 TDI 입력 단자를 통해 이동시키고 두번째 테스트 패턴은 TMS 단자를 통해 설계된 Boundary 스캔 셀로 인가시킨다. 그리고 테스트 이동 상태를 종료시키기 위하여 테스트 입력시 2 비트만을 추가로 입력하여 입력셀의 끝단에 도달하였을 때 TMS 모드를 바꿀 수 있도록 한다. 따라서 지연 고장 테스트 인가 시간을 약 50% 감소 시킬 수 있다.

목차

요약

Ⅰ 서론

Ⅱ Boundary - Scan표준안과 지연 테스트

Ⅲ Boundry 스캔구조를 이용한 지연 테스트

Ⅳ 실험 및 결과

Ⅴ 결론

참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017987710