지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2006.6
- 수록면
- 30 - 37 (8page)
이용수
초록· 키워드
오류제보하기
본 논문은 테스트 수행 중 발생하는 전력 소모를 줄이기 위한 변경된 스캔 셀 구조를 제안하고 있다. 이는 스캔 이동 중에 조합 회로 부분에서 발생하는 천이를 억제할 뿐 아니라 동시에 스캔 체인 내에서 발생하는 천이도 감소시킨다. 뿐만 아니라 캡쳐 싸이클에서 발생하는 천이 또한 제한시킨다. 제안하는 방식은 test-per-scan BIST 구조에 적합하고 싱글 스캔 구조 뿐 아니라 멀티 스캔 구조에도 적용 가능하다. 실험 결과는 제안하는 방법이 기존의 방법들과 비슷한 수준의 고장 검출율을 가지면서 보다 적은 전력을 소모한다는 것을 보여준다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 전체적인 BIST 구조
Ⅲ. 제안하는 스캔 셀 구조
Ⅳ. 하드웨어 오버헤드의 감소를 위한 구조
Ⅴ. 멀티 스캔 구조에의 적용
Ⅵ. 실험 결과
Ⅶ . 결론
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
스캔 분할 기법을 이용한 저전력 Test-Per-Scan BIST
대한전자공학회 학술대회
2003 .07
-
스캔입력 변형기법을 통한 새로운 저전력 스캔 BIST 구조
전자공학회논문지-SD
2008 .06
-
BIST structure based on new Random Access Scan architecture for Low Power Scan Test
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
TRACE : Transition Repression Architecture for low power scan CEll in BIST environment
대한전자공학회 ISOCC
2006 .10
-
회로분할과 테스트 입력 벡터 제어를 이용한 저전력 Scan-based BIST 설계
대한전자공학회 학술대회
2001 .06
-
An Efficient BIST Architecture for Boards with Multiple Scan Chains
ICVC : International Conference on VLSI and CAD
1997 .01
-
2-패턴 테스트를 고려한 스캔 기반 BIST 구조
전자공학회논문지-SD
2003 .10
-
Reducing Test Power and Improving Test Effectiveness for Logic BIST
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2014 .10
-
테스트 시간과 테스트 전력 감소를 위한 선택적 세그먼트 바이패스 스캔 구조
전자공학회논문지-SD
2009 .05
-
저전력을 고려한 스캔 체인 구조 변경
전기학회논문지 D
2005 .07
-
구조분석과 테스트 가능도의 통합에 의한 부분스캔 설계
정보과학회논문지(A)
1999 .09
-
Boundary-Scan 환경에서의 LFSR를 이용한 BIST 실현 ( BIST Implementation using LFSR in Boundary-Scan Environments )
대한전자공학회 학술대회
1994 .01
-
지연고장 검출을 위한 LOS/LOC 스캔 테스트 기술
한국인터넷방송통신학회 논문지
2014 .01
-
System-On-a-Chip(SOC)에 대한 효율적인 테스트 데이터 압축 및 저전력 스캔 테스트
전자공학회논문지-SD
2002 .12
-
효율적인 캐쉬 테스트 알고리듬 및 BIST 구조 ( An Effective Cache Test Algorithm and BIST Architecture )
전자공학회논문지-C
1999 .12
-
입력신호 그룹화 방법에 의한 BIST의 테스트 시간 감소 ( Test Time Reduction of BIST by Primary Input Grouping Method )
전자공학회논문지-SD
2000 .08
-
원형스캔 레이더 식별을 위한 스캔변수 추정기법
전자공학회논문지-SP
2006 .11
-
자체 스캔 체인을 이용한 Built-In Self-Test 구조에 관한 연구
전자공학회논문지-SD
2002 .03
-
A New Low Power BIST Architecture Based on Probability Models
대한전자공학회 ISOCC
2007 .10
-
고장 모델 기반 메모리 BIST 회로 생성 시스템 설계
전자공학회논문지-SD
2005 .02
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-015626343