지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2012.8
- 수록면
- 19 - 26 (8page)
이용수
초록· 키워드
오류제보하기
본 연구에서는 3D 스택 구조의 반도체를 위한 테스트 스케줄링과 TAM 최적화 방법을 제안하였다. 테스트 스케줄링이란 제한된 테스트 리소스를 이용하여 최적의 테스트 비용을 구하는 것으로 보통 테스트 시간을 목표 비용으로 한다. 제안한 방식은 먼저 3D IC에 내장된 다이별로 2D IC용 래퍼 구조 및 스캔 체인을 구성한다. 이후 simulated annealing 기법을 사용하여 각 다이에 할당되는 TAM 크기 및 테스트 시간 조합을 결정하고, rectangle bin packing 방식을 통해 상기 조합을 검증하면서 점진적으로 개선하는 형태이다. 실험 결과 다이별로 최대 TAM 크기를 할당하고 순차적으로 테스트하는 방식 대비 평균 15%정도의 테스트 시간 감소 효과를 얻을 수 있었다.
목차
요약
Abstract
I. 서론
II. 기존 연구
III. SA 기반 3D-SIC 테스트 스케줄링
IV. 실험 결과
V. 결론
참고문헌
참고문헌 (16)
참고문헌 신청
1. [인터넷자원] - / / More-Than-Moore
2. [학술대회논문] - E. J. Marinissen / 2010 / 3D DfT Architecture for Pre-Bond and Post-Bond Testing / Proc. of 3DIC 3 (1)
3. [학술대회논문] - E. J. Marinissen / 2012 / Challenges and Emerging Solutions in Testing TSV-Based 21/2D- and 3D-Stacked ICs / Proc. of DATE : 377 ~ 382
4. [학술지(정기간행물)] - K.Chakrabarty / 2000 / Test Scheduling for Core-Based Systems Using Mixed-Integer Linear Programming / IEEE Trans. on CAD 19 (10) : 1163 ~ 1174
5. [학술대회논문] - V. Iyengar / 2002 / On Using Rectangle Packing for SOC Wrapper/TAM Co-Optimization / Proc. of VTS : 253 ~ 258
2. [학술대회논문] - E. J. Marinissen / 2010 / 3D DfT Architecture for Pre-Bond and Post-Bond Testing / Proc. of 3DIC 3 (1)
3. [학술대회논문] - E. J. Marinissen / 2012 / Challenges and Emerging Solutions in Testing TSV-Based 21/2D- and 3D-Stacked ICs / Proc. of DATE : 377 ~ 382
4. [학술지(정기간행물)] - K.Chakrabarty / 2000 / Test Scheduling for Core-Based Systems Using Mixed-Integer Linear Programming / IEEE Trans. on CAD 19 (10) : 1163 ~ 1174
5. [학술대회논문] - V. Iyengar / 2002 / On Using Rectangle Packing for SOC Wrapper/TAM Co-Optimization / Proc. of VTS : 253 ~ 258
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-566-003392170