지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2006.1
- 수록면
- 314 - 321 (8page)
이용수
초록· 키워드
오류제보하기
There have been great demands for higher density SRAM in all area of SRAM applications, such as mobile, network, cache, and embedded applications. Therefore, aggressive shrinkage of 6 T Full CMOS SRAM had been continued as the technology advances. However, conventional 6 T Full CMOS SRAM has a basic limitation in the cell size because it needs 6 transistors on a silicon substrate compared to 1 transistor in a DRAM cell. The typical cell area of 6 T Full CMOS SRAM is 70～90 F2, which is too large compared to 8～9 F2 of DRAM cell. With 80 nm design rule using 193 nm ArF lithography, the maximum density is 72 Mbits at the most. Therefore, pseudo SRAM or 1 T SRAM, whose memory cell is the same as DRAM cell, is being adopted for the solution of the high density SRAM applications more than 64 M bits. However, the refresh time limits not only the maximum operation temperature but also nearly all critical electrical characteristics of the products such as stand_by current and random access time. In order to overcome both the size penalty of the conventional 6 T Full CMOS SRAM cell and the poor characteristics of the TFT load cell, we have developed S3 cell. The Load pMOS and the Pass nMOS on ILD have nearly single crystal silicon channel according to the TEM and electron diffraction pattern analysis. In this study, we present S3 SRAM cell technology with 100 nm design rule in further detail, including the process integration and the basic characteristics of stacked single crystal silicon TFT.
목차
등록된 정보가 없습니다.
참고문헌 (6)
참고문헌 신청
/ 1968. / A coincident-select MOS storage array : 280 ~
/ 1969. / A 40 ns 144 bit n-channel MOS LSI memory : 271 ~
/ 1979. / HMOS ⅡStatic RAMs over- take bipolar competition 52 : 124 ~
/ 1985. / Ion-implanted Ti poly crystalline- silicon high value resistor for high density poly load static RAM application 32 : 1749 ~
/ 1992. / Consideration of poly-si loaded cell capacity limits for low power and high-speed SRAMs : 683 ~
/ 1969. / A 40 ns 144 bit n-channel MOS LSI memory : 271 ~
/ 1979. / HMOS ⅡStatic RAMs over- take bipolar competition 52 : 124 ~
/ 1985. / Ion-implanted Ti poly crystalline- silicon high value resistor for high density poly load static RAM application 32 : 1749 ~
/ 1992. / Consideration of poly-si loaded cell capacity limits for low power and high-speed SRAMs : 683 ~
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
단결정 실리콘 TFT Cell의 적용에 따른 SRAM 셀의 전기적 특성
컴퓨터산업학회논문지
2005 .01
-
읽기 전력 감소를 위한 SRAM Cell 설계
대한전자공학회 학술대회
2017 .06
-
CELL 안정도 분석 방법을 이용한 고집적 SRAM의 CELL 최적화 ( High Density SRAM Cell Optimization using Cell Stability Analysis Method )
대한전자공학회 학술대회
1986 .01
-
CELL 안정도 분석 방법을 이용한 고집적 SRAM의 CELL 최적화
대한전자공학회 학술대회
1986 .12
-
고집적 SRAM Cell의 동작안정화에 관한 연구 ( A Study on the Stability of High Density SRAM Cell )
전자공학회논문지-A
1995 .11
-
16-ns 256K CMOS SRAM
대한전기학회 학술대회 논문집
1988 .07
-
16-ns 256K CMOS SRAM ( 16-ns 256K CMOS SRAM )
대한전자공학회 학술대회
1988 .07
-
비휘발성 Memristor SRAM Cell의 안정도
한국정보기술학회논문지
2011 .07
-
초고속 고집적 Synchronous SRAM과 Logic Embedded SRAM을 위한 Trench Isolation의 Full CMOS SRAM Cell Technology
대한전자공학회 학술대회
1998 .01
-
전류모드 기술을 이용한 고속동작 SRAM 설계
대한전자공학회 학술대회
2006 .06
-
A Single-Ended 6T1D SRAM Cell With Feedback-fade Write Access for Near-threshold Operation
대한전자공학회 학술대회
2015 .11
-
Multi-valued SRAM cell with FG-MOSFETs
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
Built-In Self Test for High Density SRAMs
ICVC : International Conference on VLSI and CAD
1997 .01
-
병렬 처리기법을 위한 CMOS SRAM ( A Cmos Sram for Parallel Processing Technologies )
대한전자공학회 학술대회
1995 .11
-
병렬 처리기법을 위한 CMOS SRAM
대한전자공학회 학술대회
1995 .12
-
이단 셀어레이 구조를 갖는 저전력 SRAM설계에 관한 연구 ( A Study on the Low Power SRAM Design with two Stage Cell Array )
대한전자공학회 학술대회
1996 .07
-
Stability Enhancement Techniques for Nanoscale SRAM Circuits : A Comparison
대한전자공학회 ISOCC
2008 .11
-
Novel High Electrical Quality Seven-Transistor Memory Cell with Asymmetrical Ground Gating
대한전자공학회 ISOCC
2013 .11
-
A 65ns Full CMOS SRAM Operating at 1.8V
대한전자공학회 학술대회
1998 .01
-
소스 전압을 높인 메모리 셀을 이용한 저전력 SRAM
전자공학회논문지-SD
2004 .08
이 논문의 저자 정보
최근 본 자료
댓글(0)
0