메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
박보영 (부경대학교) 류지열 (부경대학교)
저널정보
제어로봇시스템학회 제어로봇시스템학회 논문지 제어로봇시스템학회 논문지 제29권 제9호
발행연도
2023.9
수록면
704 - 710 (7page)
DOI
10.5302/J.ICROS.2023.23.0085

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (3)

초록· 키워드

오류제보하기
In this paper, we present a 12-bit SAR (Successive-Approximation-Register) ADC (Analog-to-Digital Converter). The proposed ADC comprises sample-and-hold, capacitor array network, SAR control logic, comparator, DAC (Digital-to-Analog Converter) control logic, and DAC stages. This SAR ADC employs a method of changing the total capacitor capacity by adding a split capacitor to the capacitor array network, because area of the capacitor and the capacitor array network increase with the increase in resolution. A sample-and-hold circuit combined with a bootstrip technique can reduce distortion and unnecessary power consumption, as this circuit is designed to operate with a single input clock. To optimize power consumption and chip area, a 1MSps sampling rate with 12-bit resolution was designed. The proposed ADC was designed using the 1poly-6 metal 0.13㎛ CMOS process, and it operates at 1.2V. A SNDR (Signal-to-Noise Distortion Ratio) and an ENOB (Effective Number of Bits) of approximately 80.09㏈ and 11.86bits, respectively ware achieved. Compared with previous research results, the effective small chip area is approximately 0.028mm2 and the low power consumption is 63.07㎼.

목차

Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 시뮬레이션 결과
Ⅳ. 주요 성능변수 평가
Ⅴ. 결론
REFERENCES

참고문헌 (25)

참고문헌 신청

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0102-2023-003-002024138