메뉴 건너뛰기
소속 기관 / 학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
고객센터 ENG
주제분류

논문 기본 정보

저자정보
저널정보
한국전기전자학회 전기전자학회논문지 전기전자학회논문지 제3권 제1호
오류 신고하기

피인용 2

검색

    초록·키워드

    This paper describes a 1 GHz, low-phase-noise CMOS fractional-N frequency synthesizer with an integrated LC VCO. The proposed frequency synthesizer, which uses a high-order delta-sigma modulator to suppress the fractional spurious tones at all multiples of the fractional frequency resolution offset, has 64 programmable frequency channels with frequency resolution of f<sub>ref</sub>/64. The measured phase noise is as low as -110 dBc/Hz at a 200 KHz offset frequency from a carrier frequency of 980 MHz. The reference sideband spurs are -73.5 dBc. The prototype is implemented in a 0.5 ㎛ CMOS process with triple metal layers. The active chip area is about 4 ㎟ and the prototype consumes 43 mW, including the VCO buffer power consumption, from a 3.3 V supply voltage.

    최근 본 자료 전체보기

      UCI(KEPA) : I410-ECN-0101-2017-056-001402054