메뉴 건너뛰기
소속 기관 / 학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
고객센터 ENG
주제분류

논문 기본 정보

저자정보
(서울대학교) (서울대학교) (서울대학교) (서울대학교) (서울대학교) (서울대학교) (서울대학교) (한국물리학회) (서울대학교) (대한전자공학회) (서울대학교)
저널정보
대한전자공학회 전자공학회논문지 전자공학회논문지 제49권 10호
오류 신고하기

피인용 0

검색

    초록·키워드

    본 연구에서는 0.5 ㎛ 급 다결정 실리콘 박막 트랜지스터를 제작하고 이를 최적화 했다. 실험 결과, 비정질 실리콘을 증착 후 저온 어닐링을 통해 보다 큰 grain 크기를 가지는 active 영역을 형성하는 것이 소자의 SS(Subthreshold Swing), DIBL(Drain Induced Barrier Lowering), 그리고 on-current의 성능 향상을 가져온다는 것을 확인 할 수 있었다. 또한 이를 바탕으로 SONOS 플래시 메모리를 제작하였으며 그 특성을 분석했다. 게이트로부터 전자의 back tunneling 현상을 억제함과 동시에 제작한 소자가 원활한 program/erase 동작을 하기 위해서는 O/N/O 두께의 최적화가 필요하다. 따라서 시뮬레이션을 통해 이를 분석하고 O/N/O 두께를 최적화 하여 SONOS 플래시 메모리의 특성을 개선하였다. 제작한 소자는 2.24 V의 threshold voltage(Vth) memory window를 보였으며 메모리 동작을 잘 하는 것을 확인 할 수 있었다.

    최근 본 자료 전체보기

      UCI(KEPA) : I410-ECN-0101-2014-569-001112280