인문학
사회과학
자연과학
공학
의약학
농수해양학
예술체육학
복합학
DBpia AI
AI 에이전트
AI 아이디어
AI 리더
AI 뷰어
Citeasy
크롬 서지관리 다운로드
개인구독
소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
피인용 0
초록·키워드
Digital decimation filter is inevitable in oversampling sigma-delta A/D converters for the sake of reducing the oversampling rate to audio sampling rate. This paper propose a Verilog design and implementation of an area-efficient, high performance digital decimation filter that provides advantage for sigma-delta analog to digital converters. The digital decimation filter consists of two cascaded CIC(cascaded integrator-comb) filter and half-band FIR filters. FIR Filter coefficients is used to reduce hardware complexity of multiplication. This three-stage decimation filter is designed in 0.18-㎛ CMOS technology. Final design shows that it incorporates 1 ㎟ of active area including audio interface with stereo decimation filter structure, shows 2mA power consumption at clock rate of 12.288MHz. Simulation results show that this digital decimation filter is suitable for high performance digital audio decimation filters.
본문·목차
인공지능 문자 인식 모델을 통해 추출된 텍스트로, 일부 오타나 오류가 포함될 수 있으나 지속적으로 개선 중입니다.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
최근 본 자료 전체보기
UCI(KEPA) : I410-ECN-0101-2016-569-001272130
