인문학
사회과학
자연과학
공학
의약학
농수해양학
예술체육학
복합학
DBpia AI
AI 에이전트
AI 아이디어
AI 리더
AI 뷰어
Citeasy
크롬 서지관리 다운로드
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 저자정보
피인용 0
초록·키워드
Clock tree synthesis (CTS) has become a critical step in designing the high performance synchronous system. The clock gating technique is one of the well-known methods for reducing power consumption. However, it may cause bias temperature instability (BTI)-induced Vth degradation of clock buffers and asymmetric aging resulting in large clock skew. In this paper, we propose a novel symmetrical buffered clock tree synthesis with supply voltage alignment to handle BTI. As the first step, a symmetrical abstract tree topology with minimized power consumption is generated in bottom-up stage. Second, the top-down stage estimates asymmetric BTI caused by clock gating with signal probability. Prior to the placement step, the linear programming (LP)-based algorithm is applied to find optimal supply voltages to buffers at each tree level while satisfying clock skew constraints. Finally, wire routing is performed using wire snaking to complete the clock tree synthesis. Experimental results show that the proposed CTS achieves on average 51% reduction in clock skew compared to existing CTS methods.
본문·목차
인공지능 문자 인식 모델을 통해 추출된 텍스트로, 일부 오타나 오류가 포함될 수 있으나 지속적으로 개선 중입니다.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
최근 본 자료 전체보기
UCI(KEPA) : I410-151-25-02-090951231
