인문학
사회과학
자연과학
공학
의약학
농수해양학
예술체육학
복합학
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 저자정보
초록·키워드
In this paper, we investigate a technique that integrates a PNP bipolar junction transistor (BJT) to reduce the trigger voltage of a 4H-SiC-based Gate-Grounded NMOS (GGNMOS). The proposed ESD protection circuit lowers the trigger voltage by adding a P+ region to the conventional GGNMOS structure and prevents leakage current by connecting the gate electrode, which was previously linked to the cathode, to the PNP BJT. Through this design, the discharge operation and reliability of the 4H-SiC-based ESD protection circuit are enhanced, while the wide snapback characteristics are improved. To compare and analyze the current discharge behavior of the proposed ESD protection circuit, the electrical characteristics of the device were measured using a Transmission Line Pulse (TLP) test system. Additionally, the measurement results were analyzed based on variations in the design parameter D1(Spacing between N+ and P+ at the anode terminal), and the electrical characteristics under temperature variations were examined to verify the thermal reliability of the 4H-SiC-based ESD protection circuit.
본문·목차
인공지능 문자 인식 모델을 통해 추출된 텍스트로, 일부 오타나 오류가 포함될 수 있으나 지속적으로 개선 중입니다.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
최근 본 자료 전체보기
UCI(KEPA) : I410-151-25-02-093953577