인문학
사회과학
자연과학
공학
의약학
농수해양학
예술체육학
복합학
DBpia AI
AI 에이전트
AI 아이디어
AI 리더
AI 뷰어
Citeasy
크롬 서지관리 다운로드
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 저자정보
피인용 0
초록·키워드
This paper presents a 2-bit/cycle second-order noise-shaping (NS) successive approximation register (SAR) analog-to-digital converter (ADC) with a floating inverter amplifier (FIA)-based ring amplifier (FBRA) and offset-calibrated comparators. The proposed ADC employs a 2-bit/cycle structure for high-speed operation, utilizing a reference capacitive digital-to-analog converter (CDAC), a signal CDAC, and three comparators. To mitigate the degradation of the signal-to-noise-and-distortion ratio (SNDR) caused by the different offset voltages of multiple comparators, an offset calibration circuit is designed. A cascade of integrators with feedforward (CIFF) structure is designed using an active integrator with an FBRA. The proposed ADC is designed in a 28-nm process with 1-V power supply. The SPICE simulation results show that the ADC achieves an SNDR of 71 dB with a power consumption of 3.2 mW, when operated with a sampling rate of 400-MS/s and an oversampling ratio (OSR) of 8 resulting in a Schreier figure-of-merit (FoM) of 172 dB.
본문·목차
인공지능 문자 인식 모델을 통해 추출된 텍스트로, 일부 오타나 오류가 포함될 수 있으나 지속적으로 개선 중입니다.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
최근 본 자료 전체보기
UCI(KEPA) : I410-151-25-02-093953586
