인문학
사회과학
자연과학
공학
의약학
농수해양학
예술체육학
복합학
DBpia AI
AI 에이전트
AI 아이디어
AI 리더
AI 뷰어
Citeasy
크롬 서지관리 다운로드
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 저자정보
피인용 0
초록·키워드
In order to solve the problems of low efficiency of capacitive array layout design and parasitic effects affecting the matching degree in high-precision SAR ADCs, this paper proposes an automatic placement and routing method for capacitive digital-to-analog converter (CDAC) based on EDA technology. By routing the bottom plate beneath the bottom metal of the capacitor and integrating the shield structure, the parasitic coupling effect between the top plate and the bottom plate is significantly reduced. Combined with the co-centroid layout and the inter-bit staggered arrangement strategy, the horizontal parasitic coupling of adjacent capacitor bottom plates is effectively suppressed. The algorithm adopts a layered routing mechanism, uses Metal3 and Metal4 to realise the separation of horizontal and vertical routing, and optimises the matching characteristics by dynamically adjusting the inter-column distribution of capacitors, and the effective number of bits (ENOB) can increase by up to 0.38 bits after adding a shielding layer. Experimental results show that the layout generation time of the proposed method is only 0.85-14.26 seconds, the ENOB can reach 99.20%-99.77% of the ideal value in the 8-13 bit CDAC design. This method realises the second-level automatic generation of high-precision capacitor arrays, and provides an efficient EDA solution for high-performance ADC design.
본문·목차
인공지능 문자 인식 모델을 통해 추출된 텍스트로, 일부 오타나 오류가 포함될 수 있으나 지속적으로 개선 중입니다.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
최근 본 자료 전체보기
UCI(KEPA) : I410-151-26-02-094305089
