인문학
사회과학
자연과학
공학
의약학
농수해양학
예술체육학
복합학
DBpia AI
AI 에이전트
AI 아이디어
AI 리더
AI 뷰어
Citeasy
크롬 서지관리 다운로드
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 저자정보
피인용 0
초록·키워드
This paper presents a low-power time-to-digital converter (TDC) designed for duty-cycle correction in NAND Flash memory interfaces. The proposed 5.5-bit two-step Vernier TDC integrates coarse and fine delay stages to support a wide timing range with compact implementation. A charge elimination circuit is incorporated into the true single-phase clocked (TSPC) sampling register to mitigate hold-time metastability with minimal area overhead. In addition, a twist power-gating (TPG) technique is applied to the delay chains to reduce leakage current with minimal impact on delay and performance. These techniques are suitable for multi-die memory systems requiring low standby current and compact layout. The TDC is fabricated in a 28-nm FD-SOI process using 150-nm thickoxide transistors to emulate NAND Flash interface conditions. Measurement results demonstrate a resolution of 3.64 ps at 100 MS/s and a power consumption of 0.9 mW. The core occupies an area of 0.0025 mm². The design achieves a balanced trade-off among resolution, power, and area, confirming its applicability to high-speed, lowpower memory interfaces.
본문·목차
인공지능 문자 인식 모델을 통해 추출된 텍스트로, 일부 오타나 오류가 포함될 수 있으나 지속적으로 개선 중입니다.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
최근 본 자료 전체보기
UCI(KEPA) : I410-151-26-02-094677204
