인문학
사회과학
자연과학
공학
의약학
농수해양학
예술체육학
복합학
DBpia AI
AI 에이전트
AI 아이디어
AI 리더
AI 뷰어
Citeasy
크롬 서지관리 다운로드
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 저자정보
피인용 0
초록·키워드
This paper presents a 7.6-GHz fractional-N digital phase-locked loop (DPLL) incorporating a time-amplifier (TA) based time-to-digital converter (TDC). The TA amplifies the phase residue and re-samples the loop counter, enabling fine time-to-digital conversion without significant hardware overhead. Because the TDC operates by counting the digitally controlled oscillator (DCO), its resolution automatically scales with the DCO period, eliminating the need for explicit gain matching, while an analog calibration compensates TA gain variation for robust PVT performance. For high-frequency capability, a latch-based counter is introduced, overcoming the operating-speed limitation of conventional synchronous counters. The PLL is implemented in 28-nm CMOS, the design occupies 0.027 mm², consumes 8.39 mW, and demonstrates ±0.5-LSB INL/DNL based on post-layout simulations, achieving 692-fs rms jitter at 7.693 GHz.
본문·목차
인공지능 문자 인식 모델을 통해 추출된 텍스트로, 일부 오타나 오류가 포함될 수 있으나 지속적으로 개선 중입니다.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
최근 본 자료 전체보기
UCI(KEPA) : I410-151-26-02-096547816
