메뉴 건너뛰기
소속 기관 / 학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
고객센터 ENG
주제분류

논문 기본 정보

저자정보
(성균관대학교)
저널정보
대한전자공학회 전자공학회논문지 전자공학회논문지 제63권 제5호(통권 제582호)
오류 신고하기

피인용 0

검색

    초록·키워드

    희소 행렬곱(SpMM)을 지원하는 다양한 가속기가 제안되었으나, 모델 정확도 감소나 하드웨어 복잡도 증가를 수반하는 한계가 있었다. 본 논문은 시스톨릭 어레이(SA)의 타일 단위 연산에서 낭비되는 연산·저장 자원을 활용하기 위해, 각 타일의 빈자리에서 다음 타일의 nonzero 연산을 미리 수행하는 Cross-Tile Pre-execution(CTP)을 제안한다. CTP는 SA의 동작을 고려하여 미리 수행할 nonzero 연산을 선택하고, 생성된 partial sum을 별도의 레지스터에 보관하여 원래의 연산 결과를 보장한다. 함께 제안하는 Blocked SA는 출력 레지스터를 재배치하여 기존 SA에서 CTP가 쓸 수 없던 빈자리까지 활용 가능하게 하며, Two-Tail Adder Tree(TTAT)로 동시에 전달되는 두 타일의 partial sum들이 섞이는 일 없이 각자 누적되게 한다. 실험 결과 CTP는 기존 기법 대비 평균 1.67×, 1.23x, 기존 SA 대비 최대 3.63×의 가속을 달성했다.

    최근 본 자료 전체보기

      UCI(KEPA) : I410-151-26-02-096699020