메뉴 건너뛰기
소속 기관 / 학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
고객센터 ENG
주제분류

논문 기본 정보

저자정보
(한남대학교)
저널정보
한국정보기술학회 한국정보기술학회논문지 한국정보기술학회논문지 제12권 제11호(JKIIT, Vol.12, No.11)
오류 신고하기

피인용 1

검색

    초록·키워드

    본 논문은 CCI에 의한 다중 셀 NAND 플래시 메모리의 정보 왜곡을 보정하기 위한 새로운 방법으로 비트라인에 인가되는 전압을 조정하는 방법을 제안하였다. 제안한 방법의 검증을 위하여, 먼저 20nm 디자인 룰과 64셀 스트링 게이트 구조를 갖는 다중 셀 NAND 플래시 메모리의 주변 가해자 3셀에 의한 피해자 셀의 문턱 전압 변화량을 분석하였고, 셀 스트링 전류를 계산하였다. 비트 라인 전압 0.1V의 보정으로 약 60mV의 문턱 전압 변화량 (Δ V<SUB>TH</SUB>)을 보정할 수 있음을 확인하였다. 따라서 동일 워드 라인을 공유하는 셀들을 동시에 읽을 때 CCI 정도에 따라 각각 다른 비트 라인에 인가되는 전압을 조절함으로써 읽기 성능의 저하 없이 CCI에 의한 정보의 왜곡을 보정할 수 있을 것으로 분석된다.

    최근 본 자료 전체보기

      UCI(KEPA) : I410-ECN-0101-2015-560-002900174