A Processor Array for Neural Network Simulations

Hoon Bock Lee ,  Jang Moon Kim ,  Gyeong Lyong Pa 외 1명

대한전자공학회 세미나

1990 .01

Vector Signal Processor 와 Digital Filter Processor 의 응용

Steve B ,  ightfield

대한전자공학회 단기강좌

1987 .01

最近의 Digital Signal Processor에 대한 考察

柳根浩

전기의세계

1984 .09

개선된 Pipeline과 기능 블록을 가진 ARM7 Processor 설계

조현우 ,  허경철 ,  박주성

대한전자공학회 학술대회

2008 .06

개선된 Pipeline과 기능 블록을 가진 ARM7 Processor 설계

조현우 ,  허경철 ,  박주성

대한전자공학회 학술대회

2008 .06

An Algorithm for Recognition Processor Arrays by Relocating Spare Processors

No ,  itaka Shigei ,  Hi 외 3명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1996 .01

An Efficient 2-D Digital Signal Processor

Jae G. Jeong ,  Jong Whan Jang ,  Wise 외 1명

Asia-Pacific Conference on Communications

1993 .01

Digital Signal Processor와 개발시스템의 설계 및 구현 ( Design and Implementation of Digital Signal Processor and Development System )

임광일 ,  이우선 ,  신인철 외 1명

전자공학회논문지

1986 .11

Integrated Multi-Protocol Processor - Communication Processor

Moto ,  ola

대한전자공학회 단기강좌

1991 .01

Pipeline 방식 256 - point FFT Processor의 설계

서정훈 ,  송인채

대한전자공학회 학술대회

2000 .11

Design of a High-performance 24-Bit Digital Signal Processor

Chang Hee Jang

KITE JOURNAL OF ELECTRONICS ENGINEERING

1996 .01

Neural Network 을 이용한 Pattern Matching Processor 설계 ( Design of Pattern Matching Processor Based on Neural Network Model )

노윤혁 ,  김봉열 ,  이문기

대한전자공학회 학술대회

1989 .01

Neural Network을 이용한 pattern Matching Processor 설계 ( Design of Pattern Matching Processor Based on Neural Network Model )

노윤혁 ,  김봉열 ,  이문기

한국통신학회 학술대회논문집

1989 .01

부분행렬을 사용한 행렬.벡터 연산용 1차원 시스톨릭 어레이 프로세서 설계에 관한 연구

김용성

정보학연구

2007 .01

삼각함수 계산을 위한 Pipeline Processor Stage의 설계 최적화 사례 ( Design Optimization of Pipeline Processor Stages for Trigonometric Computing )

남현숙 ,  유영갑

대한전자공학회 학술대회

1997 .01

Pipeline 유전자 알고리즘 프로세서(GAP)의

김태훈 ,  이동욱 ,  이홍기 외 1명

한국지능시스템학회 학술발표 논문집

2002 .12

Code Generation Problem for Digital Signal processors

Hi ,  oaki Kunieda ,  No 외 1명

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1988 .01

A Design of Prototype Low Energy Processor by Variable Stages Pipeline Technique

Yuji ICHIKAWA ,  Takahi ,  o SASAKI 외 4명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2005 .07

A 4.75GOPS Single-chip Programmable Processor Array Consisting of a Multithreaded Processor and Multiple SIMD and IO Processors

Young-Don Bae ,  In-Cheol Pa ,  k

대한전자공학회 ISOCC

2004 .10

벡터 프로세싱 기반의 3차원 그래픽 지오메트리 프로세서 설계

이정우 ,  김기철

대한전자공학회 학술대회

2006 .06