개인구독
소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2012.11
- 수록면
- 294 - 297 (4page)
이용수
초록· 키워드
오류제보하기
This paper presents a DLL-based low-IF FSK demodulator for DSRC system. As compare to the tapper-buffer-based delay line, the oscillator-based delay line provides a longer delay time but occupies a lower hardware overhead. In a 0.18㎛ CMOS technology, the FSK-demodulator operates at 40㎒ of IF and ±150㎑ of frequency deviation, consumes 3.7㎽ under 1.8V and occupies a core area of 0.04㎟.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. PROPOSED ARCHITECTURE
Ⅲ. SYSTEM IMPLEMENTATION AND SIMULATION
Ⅳ. CONCLUSION
REFERENCES
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2014-569-000729743