인문학
사회과학
자연과학
공학
의약학
농수해양학
예술체육학
복합학
DBpia AI
AI 에이전트
AI 아이디어
AI 리더
AI 뷰어
Citeasy
크롬 서지관리 다운로드
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
학술저널
Full-text
오류 신고하기해당 페이지 내 제목·저자·목차·페이지정보가 잘못된 경우 알려주세요!
논문 기본 정보
- 저자정보
초록·키워드
As semiconductor technologies advances to the nanoscale, the likelihood of hardware faults increases, posing significant challenges in safety-critical applications such as autonomous driving and medical devices that are heavily rely on neural networks. To address this issue, we propose a fault-tolerant general matrix multiplication (GEMM) accelerator designed for resource-constrained edge devices. First, we introduce a high-low bit swapping mechanism (HL-Swap) to improve the fault resilience of registers in critical hardware components. Second, we quantify the impact of fault characteristics on accuracy degradation and propose a microarchitectural location-aware strategy that disables row-column operations (RC-Off). The proposed hardware is implemented in Samsung 28nm FDSOI technology, operating at a 1.0 V supply voltage with a 250 MHz clock frequency. Through tests utilizing 1000 random faults injected into the systolic array, we show that our proposed GEMM accelerator significantly mitigates accuracy degradation with hardware overhead of 2.4% and 8.9% for RC-Off and HL-Swap, respectively. In particular, compared to the conventional GEMM, a 63% improvement in performance was achieved in a scenario with a faulty PE rate (FPR) of 6%.
인공지능 문자 인식 모델을 통해 추출된 텍스트로, 일부 오타나 오류가 포함될 수 있으나 지속적으로 개선 중입니다.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
최근 본 자료 전체보기
UCI(KEPA) : I410-151-25-02-093089054
