인문학
사회과학
자연과학
공학
의약학
농수해양학
예술체육학
복합학
DBpia AI
AI 에이전트
AI 아이디어
AI 리더
AI 뷰어
Citeasy
크롬 서지관리 다운로드
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 저자정보
피인용 0
초록·키워드
This paper describes the VLSI implementation of the control unit for application-specific microprocessor. The control unit consists of a pipeline module, an exception module, a data-dependency check module, an immediate data module and an exception module, and generates signals to control the datapath. To control multi-cycle instructions such as load and store and to utilize data bus efficiently, a 2-bit cycle counter and an instruction prefetch queue are added to the data-stationary pipeline control module. To minimize the routing delay of control signals, the data-stationary pipeline control module is divided into a centralized instruction decoder and a number of distributed local decoders. As an exception processing methodology, the delayed exception handling scheme is used to satisfy the precise interrupt and the worst-case interrupt latency time is 7 clock cycle. The control unit is fabricated with 1.0um double layer metal CMOS technology and is synchronized by a two-phase non-overlapping clock with 60 ns per cycle and consists of about 20K transistors.
본문·목차
인공지능 문자 인식 모델을 통해 추출된 텍스트로, 일부 오타나 오류가 포함될 수 있으나 지속적으로 개선 중입니다.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
최근 본 자료 전체보기
UCI(KEPA) : I410-ECN-0101-2009-569-013189745
