인문학
사회과학
자연과학
공학
의약학
농수해양학
예술체육학
복합학
DBpia AI
AI 에이전트
AI 아이디어
AI 리더
AI 뷰어
Citeasy
크롬 서지관리 다운로드
개인구독
소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 저자정보
피인용 0
초록·키워드
This paper presents internal data bus architecture and interconnection between internal memory and CPU as a design process of CPU-DRAM integration architecture. Internal memory constitutes four 2MB-memory banks. Data in internal memory are transferred to CPU through Memory Buffer Block (will be referred as MBB) and 128-bit internal data bus and interleaved into 32-bit format. Memory Write Buffer (will be referred as MWB) stores data delivered from CPU and writes to Memory Read Buffer (will be referred as MRB), internal memory. External Interface Block(will be referred as EIB) and MRB classifies data from MWB data and internal memory data for update and stores updated data. Buffers in MBB controls 128-bit data flow in memory bus to communicate CPU with 32-bit format. Memory Buffer Controller (will be referred as MBC) controls operation and data flow of MWB and MRB. The operation of MBB and internal memory puts together with 40MHz MCLK, Internal clock.
본문·목차
인공지능 문자 인식 모델을 통해 추출된 텍스트로, 일부 오타나 오류가 포함될 수 있으나 지속적으로 개선 중입니다.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
최근 본 자료 전체보기
UCI(KEPA) : I410-ECN-0101-2009-569-013215119
