인문학
사회과학
자연과학
공학
의약학
농수해양학
예술체육학
복합학
DBpia AI
AI 에이전트
AI 아이디어
AI 리더
AI 뷰어
Citeasy
크롬 서지관리 다운로드
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 저자정보
피인용 0
초록·키워드
A 950 MHz CMOS frequency synthesizer for mobile communication transceivers is designed and fabricated in a 0.8 µm standard CMOS process. A new type of biasing circuit is successfully implemented, which can compensate the effect of chip-to-chip threshold voltage variations on the center frequency of the VCO. With this new technique, the standard deviation of the VCO center frequency is reduced to 16.7 MHz from the conventional result of 28.1 MHz. For the low noise requirement of mobile transceivers, the current mode logic prescaler and the differential signaling are used. The process insensitive RF frequency synthesizer demonstrates a phase noise of -92 dBc/Hz at 885 kHz offset from the 950.4 MHz carrier with a 23.7 ps rms jitter.
본문·목차
인공지능 문자 인식 모델을 통해 추출된 텍스트로, 일부 오타나 오류가 포함될 수 있으나 지속적으로 개선 중입니다.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
최근 본 자료 전체보기
UCI(KEPA) : I410-ECN-0101-2009-569-013239719
