Lower Power Booth Multiplier

김진혁 ,  이준성 ,  조준동

대한전자공학회 학술대회

1998 .01

A Low-Power Booth Multiplier Using Data Partitioning

Jong Su Pa ,  k ,  Jinsang Kim 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2003 .07

파이프라인 기법을 이용한 고성능 modified Booth 곱셈기 설계

김수진 ,  조경순

대한전자공학회 학술대회

2009 .11

수정된 Booth 알고리즘을 이용한 고속 직병렬 곱셈기의 설계

李範燁 ,  金秉寬 ,  鄭德鎭

전기학회논문지

1996 .08

새로운 복합모드로직과 사인선택 Booth 인코더를 이용한 고성능 32×32 bit 곱셈기의 설계 ( Design of a high performance 32×32-bit multiplier based on novel compound mode logic and sign select Booth encoder )

김진화 ,  송민규

전자공학회논문지-SD

2001 .03

저전력 바이패싱 Booth 곱셈기 설계

안종훈 ,  최성림 ,  남병규

한국산업정보학회논문지

2013 .10

저전력 설계를 위한 절단된 Booth 곱셈기 구조 ( A Truncated Booth Multiplier Architecture for Low Power Design )

이광현 ,  임종석

전자공학회논문지-SD

2000 .09

Booth 인코더 출력을 이용한 저오차 고정길이 modified Booth 곱셈기 설계

조경주 ,  김원관 ,  정진균

한국통신학회논문지

2004 .02

오차범위 분석을 통한 고정길이 modified Booth 곱셈기의 최대오차 감소

조경주 ,  정진균

전자공학회논문지-SD

2005 .10

저전력 회로를 이용한 12 bit 병렬곱셈기

金鎭貞 ,  鄭德鎭

전기학회논문지

1998 .12

2의 보수 Bit Sequential Multiplier 의 설계 ( Design of a Two`s Complement Bit Sequential Multiplier )

이정근 ,  임인칠

대한전자공학회 학술대회

1985 .01

Ubiquitous-Booth 설계 연구

오현정 ,  전정우 ,  백송훈

한국정보통신설비학회 학술대회

2007 .01

Design of an 32 bit Asynchronous Multiplier

Tae Hack Lee ,  Hoon Mo Yang ,  Seung Il Sohn 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1998 .01

저전력 디지털 신호처리 응용을 위한 작은 오차를 갖는 절사형 Booth 승산기 설계

정해현 ,  박종화 ,  신경욱

한국정보통신학회논문지

2002 .04

A POWER MINIMIZATION TECHNIQUE IN A 54 x 54 BIT MULTIPLIER

Min Kyu Song ,  Kunihi ,  o Asada

ICVC : International Conference on VLSI and CAD

1995 .01

2의 보수 Bit Sequential Multiplier의 設計

李廷根 ,  林寅七

대한전자공학회 학술대회

1985 .06

Modified Booth 곱셈기를 위한 고성능 파이프라인 구조

김수진 ,  조경순

전자공학회논문지-SD

2009 .12

A Low-Complexity Bit-Parallel Multiplexer-Based Multiplier for a class of finite fields

Gi-Young Byun ,  Hyen-Kyeong Seong ,  Heong-Soo Kim

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2003 .07

병렬배열구조를 사용한 비동기 곱셈기

박찬호 ,  최병수 ,  이동익

전자공학회논문지-SD

2002 .05

Modular Multipliers Based on a Modified Booth Recoding Method with Signed-Digit Number Representation

Shuangching Chen ,  Shugang Wei ,  Kensuke Shimizu

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2003 .07