지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
1998
등록된 정보가 없습니다.
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
VHDL 행위 레벨 설계 검증 ( VHDL Behavioral-level Design Verification from Behavioral VHDL )
대한전자공학회 학술대회
1998 .07
VHDL 행위 레벨 설계 검증
대한전자공학회 학술대회
1998 .06
행위 수준의 VHDL 설계 검증 방법
대한전자공학회 학술대회
1999 .06
계층성을 이용한 VHDL행위 수준에서의 설계 오류 탐색 알고리듬 ( Design Error Searching Algorithm in VHDL Behavioral-level using Hierarchy )
대한전자공학회 학술대회
1998 .11
계층성을 이용한 VHDL 행위 수준에서의 설계 오류 탐색 알고리듬
대한전자공학회 학술대회
1998 .11
VHDL 설계 환경 구축을 위한 Front-end의 설계
(구)정보과학회논문지
1991 .02
소프트웨어 검사방법을 이용한 VHDL 설계에서의 테스트 패턴 생성
대한전자공학회 학술대회
1998 .11
소프트웨어 검사방법을 이용한 VHDL 설계에서의 테스트 패턴 생성 ( Test Pattern Generation in VHDL Design using Software Testing Method )
대한전자공학회 학술대회
1998 .11
VHDL Modeling
CAD기술특강
1991 .01
VHDL 환경 설계 및 구현 ( Design and Implementation of VHDL Environment )
한국통신학회논문지
1992 .11
다층 레벨 VHDL 시뮬레이터의 설계 ( Design of a Multi-level VHDL Simulator )
전자공학회논문지-A
1993 .10
VHDL 설계 환경 구축
한국정보과학회 학술발표논문집
1990 .04
VHDL-to-C 사상을 위한 VHDL 컴파일러 전반부의 설계 ( A Design of VHDL Compiler Front-end for the VHDL-to-C Mapping )
한국통신학회논문지
1997 .12
혼합 레벨 VHDL 에 대한 계층적 설계 환경 구현 ( Implementation of Hierarchical Design Environment for Mixed-Level VHDL )
대한전자공학회 학술대회
1992 .01
혼합 레벨 VHDL 시뮬레이션 알고리듬 ( Mixed-Level VHDL Simulation Algorithm )
대한전자공학회 학술대회
1993 .01
X window를 이용한 Schematic Capture System으로 부터 VHDL 생성
한국정보과학회 학술발표논문집
1992 .04
행위 단계 VHDL 합성 시스템을 위한 중간 언어의 설계 ( Design of Intermediate Format for Behavioral VHDL Synthesis System )
대한전자공학회 학술대회
1991 .11
VHDL Behavior 단계 시뮬레이터의 구현에 관한 연구 ( A Study on Implementation of VHDL Behavioral Simulator )
대한전자공학회 학술대회
1990 .07
VHDL 합성 시스템을 위한 Modeling 에 관한 연구 ( A Study on Modeling for VHDL Synthesis System )
대한전자공학회 학술대회
1989 .01
VHDL Modeling 기초
대한전자공학회 단기강좌
1997 .01
0