지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2002.7
- 수록면
- 546 - 551 (6page)
이용수
초록· 키워드
오류제보하기
본 논문에서는,구조를 간략히 한 3중 조절형의 DDFS 구동PLL 주파수 합성기를 이용하여 주파수 합성 조절법에 의한 광대역 무선통신시스템으로의 응용을 연구하였다.제안된 DDFS 구동PLL 주파수 합성기는 DDFS에서 위상누적기만을 이용하는 매우 단순화된 구조이므로,기존 DDFS 구동PLL 주파수 합성기의 경우보다 스위칭 속도가 높으며,전력소모를 개선시킨다.그리고 이 제안된 3중 조절형 주파수 합성기는 3가지 주파수 조절파라미터를 이용하여 넓은 대역의 주파수 범위의 동작이 가능하므로,광대역 저전력 고속 특성을 갖는 응용에 적합하다.주파수 조절 파라미터 할당 방법과 그의 결과를 제시하였으며,GMS,IMT-2000,Bluetooth 및 PCS시스템,등여러 주파수 대역에 응용하는 경우를 보였다.
Key words:Triple Frequency Control,Triple Controlled Type,DDFS,PLL,DDFS-Driven PLL,Frequency Synthesizer
Key words:Triple Frequency Control,Triple Controlled Type,DDFS,PLL,DDFS-Driven PLL,Frequency Synthesizer
목차
Ⅰ.Introduction
Ⅱ.Triple Controlled Type DDFS-Driven PLL Synthesizer with Reduced Complexityy
Ⅲ.Assignment Steps of Triple Control Parameter
Ⅳ.Frequency Allocations for Various Mobile Applications
Ⅴ.Simulations and Results
Ⅵ.Conclusion
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
PLL을 구동하기 위한 DDFS의 성능분석
한국정보통신학회논문지
2002 .12
-
주파수 합성기를 위한 PLL 설계 ( A Design of PLL for Frequency Synthesizer )
한국통신학회 학술대회논문집
1998 .01
-
주파수 합성기를 위한 PLL 설계
한국통신학회 학술대회논문집
1998 .07
-
주파수도약 대역확산 통신에 적합한 DDFS를 이용한 변조기의 구현과 성능 평가 ( Implementation and Performance Test of Modulator Using DDFS for Frequency Hopping Spread Spectrum Communications )
한국통신학회논문지
1998 .11
-
Gain-Phase 추출 기능을 가진 DDFS의 설계 및 검증
대한전기학회 학술대회 논문집
2001 .11
-
Gain-Phase 추출 기능을 가진 DDFS의 설계 및 검증
대한전기학회 학술대회 논문집
2001 .11
-
PLL 주파수 합성기에서 발생하는 위상잡음의 영향 ( The Effect on Phase Noise from PLL Frequency Synthesizer )
한국전자파학회논문지
2001 .10
-
대역 확산 통신방식에서 고속 주파수 호핑 시스템에 사용될 주파수 합성기의 실현에 관한 연구
한국음향학회지
1988 .01
-
PLL을 이용한 IMT-2000 단말기용 주파수 합성기 설계 및 제작
한국통신학회 학술대회논문집
2000 .11
-
DDFS를 응용한 스테레오 방송용 디지털 FM 및 AM 회로 설계 연구 ( A Study on the Digital FM and AM Circuit Design for Stereo Broadcasting System using DDFS )
대한전자공학회 학술대회
1997 .01
-
이중 PLL 구조 주파수 합성기의 위상 잡음 개선
한국전자파학회논문지
2014 .09
-
A Study on Phase Noise of the PLL frequency Synthesizer
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1988 .01
-
PLL을 이용한 주파수 합성기에서의 주파수 변조에 관한 연구 ( Study of Frequency Modulation Scheme of Frequency Synthesizer using Phase-Locked Loop )
대한전자공학회 학술대회
1993 .10
-
Module 함수를 이용한 PLL 주파수 합성 회로의 구성 ( PLL frequency synthesizer design using Module function )
대한전자공학회 학술대회
1982 .01
-
Design Methodology-고속 디지털 주파수합성기 설계기술
IT SOC magazine
2004 .01
-
ANGLE-LUT를 사용하지 않는 CORDIC DDFS 구조에 관한 연구
한국통신학회 학술대회논문집
2004 .11
-
양자화롬과 오차롬을 사용한 직접 디지털 주파수 합성기
전자공학회논문지-SD
2003 .02
-
OFDM/FH 통신시스템에 사용되는 주파수 합성기의 특성과 통신 성능 분석
한국전자파학회논문지
2003 .08
-
DDS-PLL 방식을 이용한 주파수 합성기의 설계 ( Design of Frequency Synthesizer using DDS-PLL Method )
한국통신학회 학술대회논문집
1996 .01
-
초고속 DH-PLL(Digital Hybrid PLL) 주파수 합성기의 설계와 동작 특성
한국통신학회 학술대회논문집
2004 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-427-013692331