지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
이 논문의 연구 히스토리 (3)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문에서는 완전탐색 블럭정합 알고리즘의 고속처리를 위한 VLSI 어레이 프로세서의 구조를 제안한다. 완전탐색 블럭정합 알고리즘으로부터 인덱스 공간을 확장한 단일할당코드를 변환 후 , 이것으로부터 데이터의존그래프를 구하고, 최적의 방향으로 투영시켜 신호흐름그래프를 얻는다. 신호흐름그래프에 시간 및 공간적인 지역성을 추가하여 이차원 VLSI 어레이플 구하였다. 탐색영역의 후보블럭이 행과 열로 중첩되므로, 중복되는 데이터를 재사용해서 데이터 입력횟수를 줄이고 처리 속도를 향상시켰다 . 블랙의 크기가 N 이고 최대탐색거리가 p 인 경우 , 제안한 VLSI 어레이의 처리요소는 (N^2+1) ×(2p+ 1) 개이고 입력포트는 (N+2p) 개이다. 첫 번째 기준블럭에 대한 이동벡터를 구하 는 시간은 (N^2+2(p+ 1)N+6p) 이고 매 (3N+4p-l) 단위시간마다 다음 기준블럭에 대한 이동벡터가 구해진다.
목차
요약
ABSTRACT
Ⅰ.서론
Ⅱ.완전 탐색 블럭정합 알고리즘
Ⅲ어레이의 설계
Ⅳ.결과 및 고찰
Ⅴ.결론
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
블럭정합알고리즘의 고속처리를 위한 VLSI 어레이의 설계 ( Design of VLSI Array for High Speed Processing of Block Matching Algorithm )
한국통신학회논문지
1998 .03
-
블럭정합알고리즘의 고속화를 위한 VLSI 어레이의 설계 ( Design of VLSI Array for High Speed of Block Matching Algorithm )
대한전자공학회 학술대회
1996 .01
-
3단계 검색 블럭정합 알고리즘 구현을 위한 VLSI 처리기 설계 ( A Design of VLSI Processing Element for 3 Step Search Block Matching Algorithm )
대한전자공학회 학술대회
1992 .11
-
시스톨릭 어레이를 이용한 블럭정합 알고리즘의 VLSI 구조 ( VLSI Architectures for Block Matching Algorithms Using Systolic Arrays )
전자공학회논문지-B
1996 .06
-
완전탐색 블럭정합 알고리즘을 위한 일차원 시스톨릭 어레이의 구조
전자공학회논문지-SC
2002 .09
-
완전탐색 블럭정합 알고리듬을 이용한 움직임 추정기의 VLSI 설계 및 구현 ( Design and Implementation of Motion Estimation VLSI Processor using Block Matching Algorithm )
전자공학회논문지-B
1994 .09
-
변형된 4스텝 써치를 이용한 블럭정합 움직임 추정 및 보상 알고리즘의 VLSI 구조 설계 ( VLSI Architecture Designs of the Block-Matching Motion Estimation/Compensation using a Modified 4-Step Search Algorithm )
전자공학회논문지-S
1998 .09
-
VLSI Design
대한전자공학회 단기강좌
1983 .01
-
고속 영상신호 처리를 위한 VLSI아키텍쳐
전기의세계
1985 .08
-
VLSI for Image Processing
대한전자공학회 단기강좌
1988 .01
-
VLSI 신호처리
한국통신학회 워크샵
1990 .01
-
VLSI의 신뢰성 ( Reliability Issues in VLSI )
대한전자공학회 학술대회
1987 .05
-
부블럭 정합 방식을 이용한 고속 움직임 추정기의 VLSI 구조 연구 ( A VLSI Architecture for High Speed Subblock Motion Field Estimation )
대한전자공학회 학술대회
1995 .01
-
고속 프랙탈 영상압축을 위한 VLSI 어레이 구조 ( VLSI Array Architecture for High Speed Fractal Image Compression )
한국통신학회논문지
2000 .04
-
완전 탐색 블록 정합 알고리즘의 실시간 실현을 위한 VLSI 처리기 ( A VLSI Processor for the Real-Time Realization of Full Search Block Matching Algorithm )
한국통신학회 학술대회논문집
1990 .01
-
[特輯]VLSI 설계와 그래프 알고리즘
정보과학회지
1992 .12
-
병렬처리 VLSI 프로세서의 구조 설계 및 제작에 관한 연구 ( A Study on the Structure Design and Implementation of Parallel Processing VLSI Processor )
특정연구 결과 발표회 논문집
1988 .01
-
병렬처리 VLSI 프로세서의 구조 설계 및 제작에 관한 연구 ( A Study on the Structure Design and Implementation of Parallel Processing VLSI Processor )
한국통신학회 학술대회논문집
1988 .01
-
VLSI Design of HAS-160 Algorithm
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
메모리 호출과 연산횟수 감소기법을 이용한 저전력 움직임추정 VLSI 구현
한국통신학회논문지
2007 .05
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-567-014206787