메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
대한전자공학회 전자공학회논문지-TC 전자공학회논문지 TC편 제42권 제5호
발행연도
2005.5
수록면
23 - 28 (6page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
네트워크 프로세서는 기존의 네트워크 시스템들이 하드웨어적인 처리로 만족시키던 Wire-Speed의 패킷 처리 성능과 소프트웨어적인 처리로 만족시키던 네트워크 서비스에 대한 유연성을 동시에 만족시킬 수 있는 유일한 대안으로 제시되고 있다. 본 논문은 네트워크 장비를 이러한 네트워크 프로세서를 이용하여 구현함으로써 Wire-Speed의 패킷 처리가 가능하고 다양한 인터페이스가 수용 가능한 것으로서, 패킷 포워딩 엔진 보드의 구현 및 시험 결과를 언급하였다. 초고속 광 가입자망 시스템의 가입자 정합 장치에는 POS(Packet Over SONET) 인터페이스, 기가비트 이더넷 인터페이스 및 EPON(Ethernet Passive Optical Network) 인터페이스 등 다양한 가입자 인터페이스가 존재한다. 따라서, 광 가입자 망 시스템에 사용되어지는 패킷 포워딩 엔진은 다양한 가입자 인터페이스를 수용할 수 있어야 함과 동시에 고속의 패킷 포워딩 기능이 가능하여야 한다. 본 논문에서 제안하는 시스템은 쪽 보드(Daughter Board)의 형태로 물리 층 기능을 구현하고, 이 물리 층 기능 모듈의 식별자 인식을 통하여 네트워크 프로세서의 물리 인터페이스가 탑재된 기능 모듈과 정합할 수 있는 인터페이스로 소프트웨어적으로 설정하도록 한다.

목차

요약

Abstract

Ⅰ. 서론

Ⅱ. 제안 하드웨어 설계 및 구현

Ⅲ. 시험 결과 및 성능 분석

Ⅳ. 결론

참고문헌

저자소개

참고문헌 (6)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-014591256