지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- Korean Institute of Information Scientists and Engineers Journal of Electrical Engineering and Information Science Journal of Electrical Engineering and Information Science Vol.2 No.4
- 발행연도
- 1997.8
- 수록면
- 1 - 7 (7page)
이용수
초록· 키워드
오류제보하기
A multiprocessor microprocessor named SMPC(scaleable multiprocessor chip) that contains two IU (integer unit) is presented in this paper. It can execute multiple instructions from several tasks exploiting task-level parallelism that is free from instruction dependencies, and provide high performance and throughput on both single program and multiprogramming environments. The IU is a 32-bit scalar processor especially designed to boost up the performance of string manipulations which are frequently used in RDBMS(relational data base management system) applications. A memory management unit and a data cache shared by two IUs improve the performance and reduce the chip area required. The SMPC is implemented in VLSI circuit by custom design and automated design tools.
목차
Abstract
Ⅰ. Introduction
Ⅱ. SMPC Architecture
Ⅲ. Simulation and Physical Design
Ⅳ. Conclusions
References
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
An On-chip Multiprocessor Microprocessor with Shared MMU and Cache
Journal of Electrical Engineering and information Science
1997 .08
-
Development of System Control Unit for a Multiprocessor Chip
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1996 .01
-
On-Chip Multiprocessor에서 캐시 코히어런스 프로토콜에 관한 연구 ( A Study on the Cache Coherence Protocol for On-Chip Multiprocessor )
대한전자공학회 학술대회
1997 .01
-
분기 동시 수행을 이용한 단일 칩 멀티프로세서의 성능 향상 기법
대한전자공학회 학술대회
2006 .06
-
A Cache Lock Mechanism for Shared Memory Multiprocessor Systems
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1993 .01
-
Evaluation of a shared memory multiprocessor
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1990 .01
-
Multiprocessor 컴퓨터 시스템
전기의세계
1984 .09
-
RISC ( Reduced Instruction Set Computer ) 용 ON-CHIP CACHE MEMORY 설계 ( DESIGN OF ON-CHIP CACHE MEMORY FOR RISC MICROPROCESSOR )
대한전자공학회 학술대회
1989 .11
-
단일 칩 다중프로세서의 설계
대한전자공학회 학술대회
1998 .11
-
단일 칩 다중프로세서의 설계 ( Design of an On-Chip Multiprocessor )
대한전자공학회 학술대회
1998 .11
-
다중프로세서칩 개발에 관한 연구 ( On-chip multiprocessor implementation )
대한전자공학회 학술대회
1994 .11
-
다중프로세서칩 개발에 관한 연구
대한전자공학회 학술대회
1994 .11
-
One-Chip Microprocessor 를 이용한 전자보안 System의 설계 ( Design of Electronic Security System of Using One-Chip Microprocessor )
대한전자공학회 학술대회
1988 .01
-
다중처리 마이크로프로세서 ( On-Chip Multiprocessor )
대한전자공학회 학술대회
1996 .11
-
다중 처리 마이크로프로세서 설계
대한전자공학회 학술대회
1996 .11
-
Clustering Based Dynamic On-Chip Network For Multiprocessor SoC
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2006 .07
-
A Clustered Multiprocessor System
TENCON 87 - Computers and Communications Technology Toward 2000
1997 .01
-
다중 프로세서 칩의 시스템 제어 장치 구현
대한전자공학회 학술대회
1996 .11
-
다중 프로세서 칩의 시스템 제어 장치 구현 ( Implementation of The System Control Unit for A Multiprocessor Chip )
대한전자공학회 학술대회
1996 .11
-
Switching System을 사용하는 Multiprocessor System에 관한 연구 ( A Study on the Multiprocessor System Using a Switching System )
대한전자공학회 학술대회
1986 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017764593