메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
Korean Institute of Information Scientists and Engineers (구)정보과학회논문지 정보과학회논문지 제21권 제1호
발행연도
1994.1
수록면
44 - 52 (9page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
Motolora와 MIT가 분산 공유 메모리 다중프로세서의 단위 노드를 목표로 설계한 *T 구조에서 동기화 부담, 동기화 보조프로세서와 데이타 프로세서간 지역 메모리상에서의 빈번한 접근충돌 문제 등이 심각한 문제로 인식되어 왔다. 본 논문에서는 전자의 책으로 프레임 구조로부터 동기화 정보를 분리시킨 캐쉬 기반 동기화를 제안하고, 후자에 대해서는 지역 메모리를 기능에 따라 스레드 메모리, 프레임 메모리, 동기화 메모리로 분리하는 기법을 제안한다. 제안된 기법들에 대한 성능 평가는 Lawrence Livermore Loops와 행렬-벡터 곱 프로그램의 시뮬레이션을 통해 수행되었으며, 시뮬레이션 결과들은 제안된 기법들이 최소한의 동기화 부담을 가진 분산 공유 메모리 다중프로세서의 단위 노드 구현에 기여할 것임을 시사한다.

목차

요약

Abstract

1. 서론

2. 다중스레드 프로세서 구조의 성능 모델

3. *T 구조의 문제점 분석

4. 성능 분석

5. 결론

참고문헌

저자소개

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017780995