메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 packet-switched 버스를 사용한 멀티 프로세서 시스템상의 2-레벨 캐시 메모리 및 캐시 코히어런스 프로토콜의 성능을 평가하는 위한 트레이스 구등(trace-driven) 시뷸레이터를 개발한다. 시뮬레이터에 입력으로 사용되는 트레이스는 해석적으로 생성했으며, 이것을 이용하여 밀결합 멀티 프로세서 시스템상에서 캐시 메모리의 크기 및 플레이스먼트(placement) 기법에 따른 2-레벨 캐시 메모리의 성능을 비교 평가한다.

목차

요약

Ⅰ. 서론

Ⅱ. 2 - 레벨 캐시 메모리 계층구조

Ⅲ. 시뮬레이션 모델링

Ⅳ. 시뮬레이션 결과 및 분석

Ⅴ. 결론

참고 문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017903309