메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
저널정보
Korean Institute of Information Scientists and Engineers 한국정보과학회 학술발표논문집 한국정보과학회 1996년도 봄 학술발표논문집 제23권 제1호(A)
발행연도
1996.4
수록면
723 - 726 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 회로의 면적 최소화를 목적으로 한 MUX-based FPGA 기술 매핑 문제를 노드들 간의 최적의 병합 문제로 보고 이를 구현하였다. 이 방법에서는 병합 가능한 인접 노드들의 집합을 클러스터 개념으로 정의하고, FPGA 기술 매핑 문제를 클러스터 단위로 FPGA 기본 셀을 할당하는 문제로 정의함으로써 전역적 면적 최적화의 관점에서 FPGA 기술 매핑을 가능하게 한다. 본 논문에서는 FPGA 기술 매핑을, 구성 가능한 클러스터들을 효율적으로 구하는 문제와 주어진 불린네트워크를 커버하는 클러스터들의 최소 기본의 대표적 MUX-based FPGA 논리 합성 시스템인 mis-pga(new)보다 FPGA 기본 셀 개수 면에서 4.2% 향상된 결과를 보였다.

목차

요약

1. 서론

2. 제안된 FPGA 기술 매핑 모델

3. 제안된 알고리즘

4. 제안된 방법을 이용한 FPGA 기술 매핑의 예

5. 실험 및 결과 분석

6. 결론

참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017957630