메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문은 디스크 어레이 제어기에서 패리티를 고속으로 계산할 수 있는 하드웨어 패리티 엔진의 설계와 구현에 관한 것이다. 디스크 어레이 시스템이 RAID 레벨 5로 운용되는 경우 매번 쓰기 요구마다 2번의 블록 패리티 연산이 필요하다. 쓰기 요구가 빈번한 경우 대량의 패리티 연산이 발생하므로 프로세서에 의존하지 않고 고속으로 연산할 수 있는 패리티 엔진이 필요하다. 논문에서 제시한 패리티 엔진은 VRAM을 사용하여 기존의 SRAM을 임시 버퍼로 사용하는 구조보다 메모리 액세스를 하나 더 줄였고, SRAM에 비해 적은 비용으로 더 큰 패리티 캐쉬를 구성할 수 있다. 패리티 엔진을 PCI 버스 상에 디스크 캐쉬 메모리와 같이 설계함으로써 PCI 버스 사용을 줄일 수 있다. VRAM을 이용해 구현된 패리티 엔진의 패리티 연산 시간을 측정해 본 결과, CPU 패리티 연산 시간보다 약 10배정도 빠른 것을 확인할 수 있었다.

목차

요약

1. 서론

2. 패리티 연산

3. 하드웨어 패리티 엔진

4. 하드웨어 패리티 엔진의 성능 측정

5. 결론

참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017951496