메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
마이크로프로세서의 중심 블록은 메모리 인터페이스, 레지스터 파일, 데이터패스, 예외 처리기, 제어기 등으로 구성된다. 이 중 마이크로프로세서 설계의 대부분의 시간을 소비하게 되는 제어기의 설계는 여러 블록이 공동으로 제어 신호를 공유하게 되고 이 신호에 의해 전체 시스템의 정확성(correctness)이 결정된다. 따라서 제어기에서 각 블록에 공급하는 제어 신호는 적절한 타이밍에 정확한 값을 가져야만 한다. 그라나 기존의 PLA(Programmable Logic Array), VHDL(VHsic Description Langua ... 전체 초록 보기

목차

요약

1. 서론

2. 관련연구

3. 제어기 생성을 위한 FBD 시각환경 설계

4. 구현

5. 결론 및 향후 연구과제

6. 참고 문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017961176