메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 계층 구조 다중 프로세서 시스템인 고속 병렬 컴퓨터(SPAX)의 주 노드인 프로세싱 노드의 효율적인 메시지 전달에 적합한 메모리 구조를 찾아내기 위하여, 공유 메모리 모델과 이중 데이타 경로 모델의 2가지 메모리 모델을 제안하고, 이를 시뮬레이션을 통하여 비교한다. 모델링 및 시뮬레이션에 사용된 도구는 SES(Scientific and Engineering Softwore)/Workbench[l]이며, 비교 결과 이중 데이타 경로 모델이 메모리 사용이 집중될때는 데이타 전송률이 감소되지만, 전체적으로는 공유 메모리 모델보다 약간 우수한 것으로 나타났다.

목차

요약

1. 서론

2. 프로세싱 노드의 메모리 구조 모델

3. 메모리 구조 모델의 적용

4. 시뮬레이션

5. 결론

참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017972813