지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2006.3
- 수록면
- 48 - 58 (11page)
이용수
초록· 키워드
오류제보하기
본 논문은 가산기 기반 DA(Distributed Arithmetic: 분산 산술연산)구조로서 ROM과 같은 일반적인 메모리가 사용되지 않는 8×8의 2차원 DCT(Discrete Cosine Transform)/IDCT(Inverse DCT) 프로세서를 제안 설계하였다. 제안된 논문은 DCT와 IDCT의 계수 행렬에서 하드웨어를 줄이기 위해 계수 행렬의 홀수 부분을 공유하였고, 2차원 DCT/IDCT 프로세서의 계수 연산을 위해 단지 29개의 가산기만을 사용하였다. 이는 8×8 1차원 DCT NEDA(NEw DA)구조에서의 가산기 수 보다 48.6%를 감소 시켰다. 또한, 기존의 전치메모리와는 다른 새로운 전치네트워크 구조를 제안하였다. 제안된 전치네트워크 구조에서는 전치메모리 블록 대신 하드웨어를 줄이기 위해 레지스터 형태의 새로운 레지스터 블록 전치네트워크 형태를 제안하였다. 제안된 전치네트워크 블록은 64개의 레지스터를 사용하며, 이는 일반적인 메모리를 사용하는 기존의 전치메모리 구조에 사용된 트랜지스터 수 보다 18%가 감소하였다. 또한 처리율 향상을 위해 새롭게 적용되고 있는 방식으로, 입력 데이터에 대해 매 클럭 주기마다 8개의 화소데이터를 받아서 8개의 화소데이터를 처리하도록 하여 출력하는 비트 병렬화 구조로 설계하였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. DCT/IDCT 알고리즘
Ⅲ. 제안한 2차원 DCT/IDCT 프로세서
Ⅳ. 결과 및 분석
Ⅴ. 결론
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
DCT / IDCT PROCESSOR설계
대한전자공학회 워크샵
1995 .01
-
고속 병렬처리를 위한 DCT / IDCT 구조 설계 ( A Design on DCT / IDCT with High Speed Parallel Architecture )
대한전자공학회 학술대회
1997 .01
-
고속 DCT 알고리듬을 이용한 DCT 및 IDCT 구조 ( An Architeture for the DCT and IDCT using a Fast DCT Algorithm )
전자공학회논문지-B
1994 .03
-
데이터에 의한 구동과 세분화된 비트-슬라이스의 동적제어를 통한 저전력 2-D DCT/IDCT 구조
멀티미디어학회논문지
2005 .02
-
CSD와 계수 변환법을 이용하여 덧셈기 수를 감소한 2-D DCT/IDCT 프로세서 설계
대한전자공학회 학술대회
2007 .07
-
CSD와 계수 변환법을 이용하여 덧셈기 수를 감소한 2-D DCT/IDCT 프로세서 설계
대한전자공학회 학술대회
2007 .07
-
실시간 비디오 응용을 위한 2차원 DCT / IDCT의 구조 ( The Structure of 2-D DCT / IDCT for Real-Time Video Applications )
한국통신학회논문지
1995 .11
-
모듈 생성 기법을 이용한 DCT/IDCT 코어 프로세서의 설계 ( Design of DCT/IDCT Core Processor using Module Generator Technique )
한국통신학회논문지
1993 .10
-
저전송율 압축을 위한 저전력 DCT / IDCT 프로세서의 구현 ( Implementation of Low Power DCT / IDCT Processor for Low Bit Rate Coding )
대한전자공학회 학술대회
1997 .01
-
코사인 함수를 이용한 효율적인 DCT/IDCT 소자 설계
대한전자공학회 기타 간행물
2001 .11
-
가산기 - 기반 분산 연산을 이용한 DCT / IDCT 프로세서 설계
한국정보과학회 학술발표논문집
2000 .04
-
효율적인 분산연산을 이용한 고성능 DCT / IDCT처리기 구현 ( Implementation of High Performance DCT / IDCT Processor Based on the Pipelined Distributed Arithmetic )
대한전자공학회 학술대회
1992 .01
-
저전력 DCT 구현에 관한 연구
대한전자공학회 학술대회
2007 .07
-
2D DCT/IDCT의 행, 열 주소생성기를 위한 파이프라인 구조 설계
한국멀티미디어학회 학술발표논문집
2003 .05
-
가산기 - 기반 분산 연산의 최적화 설계 및 이를 이용한 DCT 프로세서 설계
대한전자공학회 학술대회
2000 .11
-
2D DCT / IDCT의 행 , 열 주소생성기를 위한 파이프라인 구조 ( Pipeline Architecture for the Low and Column Address Generator of 2D DCT / IDCT )
대한전자공학회 학술대회
1998 .01
-
저전력 2-D DCT/IDCT 구현에 관한 연구
한국통신학회 학술대회논문집
2007 .07
-
저전력 DCT 구현에 관한 연구
대한전자공학회 학술대회
2007 .07
-
MPEG-4 영상코덱에서 DCTQ module의 효율적인 구조
전자공학회논문지-SD
2003 .11
-
고속 DCT 알고리듬을 이용한 IDCT 구조 ( An Architecture for the Inverse Discrete Cosine Transform using a Fast DCT Algorithm )
대한전자공학회 학술대회
1993 .07
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-015401935