지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2006.11
- 수록면
- 90 - 97 (8page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문에서는 Multi-band OFDM(MB-OFDM) 시스템에 적합한 고속 연판정 비터비 디코더의 효율적인 하드웨어 구조에 대해서 제시한다. MB-OFDM 시스템은 최대 480Mbps의 데이터 속도를 처리해야 하고 시스템 클럭으로 528㎒가 제공되기 때문에, 설계의 신뢰도를 향상시키기 위해 병렬처리 구조를 사용한다. 따라서, 비터비 디코더도 여러 개의 데이터를 동시에 처리하는 병렬처리 구조를 지원해야 하며, 또한 고속의 데이터를 처리하기 위한 하드웨어 구조를 사용해야 한다. 본 논문에서는 4-way 병렬처리에 적합하면서도 동시에 하드웨어 부담을 최소화할 수 있는 비터비 디코더의 하드웨어 구조를 제시한다. 이를 위해, 비터비 디코더의 핵심 기능블록이라 할 수 있는 ACS의 다양한 구조를 비교 및 분석하고 하드웨어와 동작속도 측면에서 가장 적합한 구조를 찾아내도록 한다. 최적의 하드웨어 구조로 설계된 비터비 디코더는 Verilog HDL로 설계 및 검증되었으며, 하드웨어 복잡도 및 동작속도 측정을 위해 TSMC 0.13㎛ 공정으로 합성되었다. 합성결과, 제시된 구조는 약 280K 게이트로 구성되었으며 MB-OFDM 시스템이 요구하는 동작 주파수내에서 동작함을 확인하였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 4-way 병렬처리 비터비 디코더
Ⅲ. ACS 연산과 역추적 회로의 최적 하드웨어 구조 설계
Ⅳ. HDL 설계 및 성능 비교
Ⅴ. 결론
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Multi-band OFDM 시스템용 고속 비터비 디코더의 ACS를 위한 효율적인 하드웨어 구조 설계에 관한 연구
한국통신학회 학술대회논문집
2006 .07
-
MB-OFDM에서 비터비 디코더를 사용한 결정지향 채널추정 방식 연구
한국통신학회 학술대회논문집
2004 .07
-
Low-complexity Architecture Design for High-speed Soft-decision Viterbi Decoder in UWB Systems
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
Efficient ACS Design for High Speed Viterbi Decoder
대한전기학회 학술대회 논문집
2008 .07
-
고속 비터비 디코더를 위한 효율적인 ACS 설계
대한전기학회 학술대회 논문집
2008 .07
-
OFDM 시스템에서 양자화된 채널 상태 정보를 이용한 비터비 복호기의 성능에 관한 연구
한국통신학회 학술대회논문집
2008 .11
-
실시간 처리가 가능한 구조로 구현한 Viterbi 디코더의 설계
대한전자공학회 학술대회
1997 .06
-
실시간 처리가 가능한 구조로 구현한 Viterbi 디코더의 설계 ( Design of A Viterbi Decoder for Real-Time Processing Capability )
대한전자공학회 학술대회
1997 .07
-
Viterbi 디코더 설계 및 성능 분석
한국통신학회 학술대회논문집
1993 .07
-
고속 무선 패킷 데이터 모뎀의 비터비 디코더 설계 및 구현
한국통신학회 학술대회논문집
1998 .11
-
Radix-4 비터비 디코더를 위한 효율적인 ACS 구조
전자공학회논문지-SD
2005 .01
-
A High Speed Viterbi Decoder
ICEIC : International Conference on Electronics, Informations and Communications
1995 .01
-
A High Speed Viterbi Decoder
ICEIC : International Conference on Electronics, Informations and Communications
1995 .08
-
메모리 최적화를 위한 Viterbi 디코더의 설계
대한전자공학회 학술대회
1998 .06
-
메모리 최적화를 위한 Viterbi 디코더의 설계 ( A Design of Viterbi decoder for memory optimization )
대한전자공학회 학술대회
1998 .07
-
Viterbi decoder를 이용한 무선 LAN용 OFDM 시스템의 BER 성능분석
한국통신학회 학술대회논문집
2000 .07
-
고속 멀티미디어 통신용 병렬 아키텍쳐 비터비 복호기 구조 설계
한국통신학회 학술대회 및 강연회
1999 .04
-
순환형 아날로그 병렬처리 회로망에 의한 비터비 디코더회로 설계
대한전자공학회 학술대회
2003 .07
-
아날로그 2차원 셀의 순환형 배열을 이용한 R=1/2, K=7형 고속 비터비 디코더 설계
전기학회논문지 D
2003 .11
-
Average 출력회로를 이용한 아날로그 병렬처리 기반 비터비 디코더
대한전기학회 학술대회 논문집
2006 .10
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017495284