지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.6 No.4
- 발행연도
- 2006.12
- 수록면
- 240 - 245 (6page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
Viterbi decoder is composed of BMU(Branch metric Unit), ACSU(Add Compare Select Unit), and SMU(Survivor path Memory Unit). For high speed viterbi decoders, ACSU is the main bottleneck due to the compare-select and feedback operation. Thus, many studies have been advanced to solve the problem. For example, M-step look ahead technique and Minimized method are typical high speed algorithms. In this paper, we designed a bit-level ACSU(K=3, R=1/2, 4bit soft decision) based on those algorithms and switched the matrix product order in the backward direction of Minimized method so as to apply Code-Optimized-Array in order to reduce the area complexity. For experimentation, we synthesized our design by using SYNOPSYS Design compiler, with TSMC 0.18 ㎛ library, and verified the timing by using CADENCE verilog-XL.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. ALGORITHM REVIEW
Ⅲ. MODIFICATION
Ⅳ. EXPERIMENTAL RESULTS
Ⅴ. CONCLUSIONS
ACKNOWLEDGMENTS
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A Bit-level ACSU For High Speed Viterbi Decoder
대한전자공학회 ISOCC
2006 .10
-
A High Speed Bit-level Viterbi Decoder
한국지능정보시스템학회 학술대회논문집
2006 .06
-
UWB시스템을 위한 고속 저복잡도 2-비트 레벨 파이프라인 비터비 복호기 설계
전자공학회논문지-SD
2009 .08
-
State ROM을 이용하는 Viterbi Decoder의 설계
대한전자공학회 학술대회
2008 .11
-
Low Power ACSU Architecture with Glitch Reduction
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2004 .07
-
A High Speed Viterbi Decoder
ICEIC : International Conference on Electronics, Informations and Communications
1995 .08
-
A High Speed Viterbi Decoder
ICEIC : International Conference on Electronics, Informations and Communications
1995 .01
-
오류판단 블록을 추가한 비터비 복호기 고속화 기법
대한전자공학회 학술대회
2011 .04
-
A Viterbi Decoder with Efficient Memory Management
[ETRI] ETRI Journal
2004 .02
-
Soft-decison Viterbi Decoder의 설계 및 구현
대한전자공학회 학술대회
2003 .11
-
Design of an Area-Efficient Survivor Memory Architecture for Viterbi Decoder
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
An Area Reduced Radix-4 Viterbi Decoder Design
대한전자공학회 ISOCC
2004 .10
-
비교 연산을 개선한 SPEC-T 비터비 복호기의 구현
전자공학회논문지-SD
2007 .07
-
Viterbi Decoders and Turbo Codes
한국통신학회 단기강좌
1998 .01
-
Design of Symbol Metric Table in Viterbi Decoder
대한전자공학회 학술대회
1994 .01
-
고속 Viterbi 복호기를 위한 메모리 관리 ( Memory Management in High-Speed Viterbi Decoders )
전자공학회논문지-C
1998 .07
-
Design of A Viterbi Decoder with Sequence-Processing Capability
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1997 .01
-
Viterbi 디코더 설계 및 성능 분석
한국통신학회 학술대회논문집
1993 .07
-
Soft-decision Viterbi Decoder 를 위한 신경망 적응 양자화기 ( Adaptive Quantizer Using Neural Networks for Soft-Decision Viterbi Decoder )
대한전자공학회 학술대회
1994 .01
-
Low Power ACS and PM units implementation for the Viterbi Decoder
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2004 .07
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017614589